Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2023/2024

Praktika v návrhu číslicových obvodů

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
BI-PNO.21 KZ 5 2P+2C česky
Garant předmětu:
Martin Novotný
Přednášející:
Martin Novotný
Cvičící:
Stanislav Jeřábek, Martin Novotný
Předmět zajišťuje:
katedra číslicového návrhu
Anotace:

Studenti se naučí prakticky pracovat s moderními návrhovými nástroji způsobem používaným v praxi. Tedy naučí se vytvořit syntetizovatelný popis návrhu ve VHDL a realizovat tento návrh v hradlovém poli.

Požadavky:

Základní znalosti o architektuře počítače a jeho jednotek a o návrhu číslicových systémů.

Osnova přednášek:

1. Pracovní postup návrhu číslicových obvodů.

2. Řízení projektu, metriky a odhady.

3. Základy synchronního návrhu.

4. Technologie realizace číslicových obvodů - FPGA, ASIC.

5. Návrh na úrovni algoritmu, dekompozice do bloků.

6. Jazyk VHDL pro popis číslicových obvodů.

7. Popis obvodu na úrovni RTL - registry, čítače, multiplexery.

8. Popis obvodu na úrovni RTL - realizace aritmetiky.

9. Popis obvodu na úrovni RTL - použití pamětí.

10. Syntéza obvodu z úrovně RTL - constraints.

11. Plán verifikace, modely pro verifikaci.

12. Tvorba testovacího prostředí.

13. Návrh pro snadnou testovatelnost.

Osnova cvičení:

1. Cvičení probíhají v laboratořích. Studenti řeší úlohy z oblasti číslicového návrhu s využitím návrhového systému pro FPGA. Funkčnost navrženého obvodu studenti ověří na přípravku. Součástí cvičení je i samostatné řešení semestrálního projektu. V průběhu semestru studenti navštíví profesionální pracoviště zabývající se návrhem číslicových obvodů.

2. Úvodní cvičení

3. [3] Seznámení s návrhovým systémem, zadání semestrálních prací.

4. [3] Návrh a ověření jednoduššího synchronního obvodu.

5. [5] Samostatné řešení semestrálního projektu.

6. Návštěva pracoviště zabývajícího se návrhem číslicových obvodů.

7. Prezentace výsledků semestrálního projektu.

8. Hodnocení, zápočet.

Cíle studia:

Předmět je určen především pro prakticky orientované studenty bakalářského oboru výpočetní technika, kteří se chtějí seznámit se soudobým postupem návrhu číslicových obvodů. Pozornost je věnována zásadám synchronního návrhu, základům jazyka VHDL a implementačním technologiím FPGA a ASIC. Použití znalostí student prokáže v rámci semestrálního projektu

Studijní materiály:

1. Ashenden P. J. : The designer's guide to VHDL (3rd Edition). Morgan Kaufmann, 2008. ISBN 978-01208878591.

2. Jasinski R. : Eective coding with VHDL: principles and best practice. MIT Press, 2016. ISBN 978-0262034227.

3. Readler B. C. : VHDL by Example: A Concise Introduction for FPGA Design. Full Arc Press, 2014. ISBN978-0983497356.

Poznámka:

Informace o předmětu a výukové materiály naleznete na https://courses.fit.cvut.cz/BI-PNO/

Další informace:
https://courses.fit.cvut.cz/BI-PNO/
Rozvrh na zimní semestr 2023/2024:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
místnost T9:345
Novotný M.
11:00–12:30
(přednášková par. 1)
Dejvice
NBFIT BOU ucebna
místnost TH:A-1042
Novotný M.
Jeřábek S.

16:15–17:45
(přednášková par. 1
paralelka 101)

Thákurova 7 (budova FSv)
Hlavickova laborka
St
Čt

Rozvrh na letní semestr 2023/2024:
Rozvrh není připraven
Předmět je součástí následujících studijních plánů:
Platnost dat k 22. 6. 2024
Aktualizace výše uvedených informací naleznete na adrese https://bilakniha.cvut.cz/cs/predmet6704906.html