Architektury počítačových systémů
| Kód | Zakončení | Kredity | Rozsah | Jazyk výuky |
|---|---|---|---|---|
| BIK-APS.21 | Z,ZK | 5 | 14KP+4KC | česky |
- Garant předmětu:
- Pavel Tvrdík
- Přednášející:
- Michal Štepanovský
- Cvičící:
- Michal Štepanovský
- Předmět zajišťuje:
- katedra počítačových systémů
- Anotace:
-
Studenti se seznámí s principy konstrukce vnitřní architektury počítačů s univerzálními procesory na úrovni strojových instrukcí s důrazem na proudové zpracování instrukcí a paměťovou hierarchii. Porozumí základním konceptům RISC a CISC architektur a principům zpracování instrukcí v skalárních procesorech ale i v superskalárních procesorech, které dokážou v jednom taktu vykonat více instrukcí najednou a při tom zajistit korektnost sekvenčního modelu výpočtu. Předmět dále rozpracovává principy a architektury víceprocesorových a vícejádrových systémů se sdílenou pamětí a problematiku paměťové koherence a konzistence v těchto systémech.
- Požadavky:
-
Znalost základů kombinačních a sekvenčních logických obvodů. Znalost fungování počítače na úrovni strojových instrukcí, programování v jazyce strojových instrukcí. Programování v jazyce C, funkce překladače z vyššího programovacího jazyka.
- Osnova přednášek:
-
1. Kvantitativní principy návrhu počítačů, Amdahlův zákon, hodnocení výkonnosti a propustnosti počítačů, CPU výkonnostní rovnice, zkušební úlohy.
2. Architektura souboru instrukcí, taxonomie, procesory RISC vs procesory CISC, jazyky symbolických adres a asemblery.
3. Verilog jako jazyk pro popis HW: syntaxe a sémantika.
4. Inkrementální návrh jednocyklového RISC procesoru. Obecný pohled na řadič procesoru a jeho funkce.
5. Návrh proudově pracujícího RISC procesoru, hazardy a jejich řešení.
6. Paměťová hierarchie: skrytá paměť (cache memory), princip, různé implementace (přímo mapovaná, plně asociativní, částečně asociativní).
7. Paměťová hierarchie: virtuální paměť pomocí stránkování a jeho HW podpora v procesorech (MMU).
8. Vícejádrové CPU a víceprocesorové počítače. Koherence skrytých pamětí, MESI protokol, koherence založená na adresářích.
10. Paměťová konzistence, princip a model sekvenční paměťové konzistence, synchronizační instrukce pro přístup do sdílené paměti.
11. Superskalární procesory I: statické (in-order) a dynamické (out-of-order) vykonávání instrukcí, přejmenování registrů (Tomasolův algoritmus).
12. Superskalární procesory II: zpracování paměťových instrukcí, load bypassing/forwarding, spekulativní načítání dat z paměti. Paměťová konzistence na vícejádrovém CPU.
13. Superskalární procesory III: predikce větvení a spekulativní provádění instrukcí.
- Osnova cvičení:
-
1. Vyhodnocování výkonnosti počítače
2. ISA a jazyk symbolických adres (assembler) MIPS
3. Programování v JSA (assembleru) MIPS.
4. Verilog jako jazyk pro popis HW
5. Základní komponenty jednoduchého RISC procesoru
6. Proudově pracující procesor
7. Skrytá paměť z pohledu CPU/assembleru
8. Skrytá paměť z pohledu vyššího programovacího jazyka
9. MESI koherenční protokol
10. Paměťová konzistence a synchronizační primitiva
11. Paměťová konzistence z pohledu programátora v C/C++
12. Superskalární procesory
13. Kontrola semestrálních projektů, zápočet
- Cíle studia:
- Studijní materiály:
-
1. Patterson D. A., Hennessy J. L. : Computer Organization and Design: The Hardware/Software Interface (5th Edition). Morgan Kaufmann, 2014. ISBN 978-0128012857.
2. Hennessy J.L., Patterson D.A. : Computer Architecture: A Quantitative Approach (6th Edition). Morgan Kaufmann, 2017. ISBN 978-0128119051.
3. Shen J. P., Lipasti M. H. : Modern Processor Design. Fundamentals of Superscalar Processors. Waveland Press, 2013. ISBN 978-1478607830.
- Poznámka:
-
Chybí klíčová slova: Informace o předmětu a výukové materiály naleznete na https://courses.fit.cvut.cz/BI-APS/
Na tento předmět navazuje v magisterském studiu předmět Pokročilé architektury počítačových systémů a také Virtualizace a cloud computing.
- Rozvrh na zimní semestr 2024/2025:
- Rozvrh není připraven
- Rozvrh na letní semestr 2024/2025:
- Rozvrh není připraven
- Předmět je součástí následujících studijních plánů: