Praktika v návrhu číslicových obvodů

Garant předmětu:

Přednášející:

Cvičící:

Předmět zajišťuje:

katedra číslicového návrhu

Anotace:

Studenti se naučí prakticky pracovat s moderními návrhovými nástroji způsobem používaným v praxi. Tedy naučí se vytvořit syntetizovatelný popis návrhu ve VHDL a realizovat tento návrh v hradlovém poli.

Požadavky:

Základní znalosti o architektuře počítače a jeho jednotek a o návrhu číslicových systémů.

Osnova přednášek:

1. Pracovní postup návrhu číslicových obvodů.

2. Řízení projektu, metriky a odhady.

3. Základy synchronního návrhu.

4. Technologie realizace číslicových obvodů - FPGA, ASIC.

5. Návrh na úrovni algoritmu, dekompozice do bloků.

6. Jazyk VHDL pro popis číslicových obvodů.

7. Popis obvodu na úrovni RTL - registry, čítače, multiplexery.

8. Popis obvodu na úrovni RTL - realizace aritmetiky.

9. Popis obvodu na úrovni RTL - použití pamětí.

10. Syntéza obvodu z úrovně RTL - constraints.

11. Plán verifikace, modely pro verifikaci.

12. Tvorba testovacího prostředí.

13. Návrh pro snadnou testovatelnost.

Osnova cvičení:

1. Cvičení probíhají v laboratořích. Studenti řeší úlohy z oblasti číslicového návrhu s využitím návrhového systému pro FPGA. Funkčnost navrženého obvodu studenti ověří na přípravku. Součástí cvičení je i samostatné řešení semestrálního projektu. V průběhu semestru studenti navštíví profesionální pracoviště zabývající se návrhem číslicových obvodů.

2. Úvodní cvičení

3. [3] Seznámení s návrhovým systémem, zadání semestrálních prací.

4. [3] Návrh a ověření jednoduššího synchronního obvodu.

5. [5] Samostatné řešení semestrálního projektu.

6. Návštěva pracoviště zabývajícího se návrhem číslicových obvodů.

7. Prezentace výsledků semestrálního projektu.

8. Hodnocení, zápočet.

Cíle studia:

Předmět je určen především pro prakticky orientované studenty bakalářského oboru výpočetní technika, kteří se chtějí seznámit se soudobým postupem návrhu číslicových obvodů. Pozornost je věnována zásadám synchronního návrhu, základům jazyka VHDL a implementačním technologiím FPGA a ASIC. Použití znalostí student prokáže v rámci semestrálního projektu

Studijní materiály:

Ashenden, P. J. The designer's guide to VHDL, 3rd Edition. Morgan Kaufmann, 2008. ISBN 0120887851.

Poznámka:

Informace o předmětu a výukové materiály naleznete na https://courses.fit.cvut.cz/BI-PNO/

Další informace:

https://courses.fit.cvut.cz/BI-PNO/

Pro tento předmět se rozvrh nepřipravuje

Předmět je součástí následujících studijních plánů:

• Bc. program Informatika, pro fázi studia bez oboru, 2015-2020 (VO)
• Bc. obor Bezpečnost a informační technologie, 2015-2020 (volitelný předmět)
• Bc. obor Teoretická informatika, 2015-2020 (volitelný předmět)
• Bc. obor Počítačové inženýrství, 2015-2020 (povinný předmět oboru)
• Bc. obor Informační systémy a management, 2015-2020 (volitelný předmět)
• Bc. obor Webové a softwarové inženýrství, zaměření Softwarové inženýrství, 2015-2020 (volitelný předmět)
• Bc. obor Webové a softwarové inženýrství, zaměření Webové inženýrství, 2015-2020 (volitelný předmět)
• Bc. obor Webové a softwarové inženýrství, zaměření Počítačová grafika, 2015-2020 (volitelný předmět)
• Bc. obor Znalostní inženýrství, 2018-2020 (volitelný předmět)