Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2019/2020

Architectures of Computer Systems

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
BIE-APS.1 Z,ZK 5 2P+2C
Přednášející:
Pavel Tvrdík (gar.), Michal Štepanovský
Cvičící:
Michal Štepanovský
Předmět zajišťuje:
katedra počítačových systémů
Anotace:

Students understand architectures of uniprocessor computers at the level of machine instructions, with emphasis to instruction pipelining and memory hierarchy. They know the main concepts of RISC and CISC architectures. They learn how modern computers work and how they are constructed. They learn about the techniques that today's processors use to increase the program execution speed. They have a basic knowledge allowing them to optimise their programs to fully exploit a given processor architecture. They get an idea about the trends in the area of computer architectures and how they will affect software. They also understand the architectures of vector processors, their use in today's microprocessors. They understand the principles of shared-memory multiprocessor system architectures and the issues of memory consistency.

Požadavky:

Basic knowledge of combinational and sequential logical circuits. Knowledge of basic instruction cycle and assembly labguage programming. Programing in C, the role of a compiler for a higher level PL.

Osnova přednášek:

1. Quantitative principles of computer design

2. Instruction Set Architecture (ISA)

3. Introduction to Verilog

4. Single-cycle RISC processor design

5. Pipelined RISC processor design

6. Memory hierarchy: cache memory

7. Memory hierarchy: virtual memory

8. Coherence of shared memory in multiprocessor systems

9. Memory consistency and synchronization primitives

10. Superscalar processors I

11. Superscalar processors II

12. Superscalar processors III

Osnova cvičení:

1. Evaluation of computer performance

2. ISA and the MIPS assembly language

3. Programming in assembly language for MIPS

4. Hardware description language (Verilog)

5. Basic components of simple RISC processors

6. Pipelined processor

7. Cache memory viewed by CPU/assembler

8. Cache memory viewed by a C/C++ programmer

9. MESI coherence protocol

10. Memory consistency and synchronization primitives

11. Memory consistency viewed by a C/C++ programmer

12. Superscalar processors

13. Semestral projects check, assessment

Cíle studia:
Studijní materiály:

[1] Patterson, D. A. - Hennessy, J. L.: Computer Organization and Design: The Hardware/Software Interface, 4th Edition, Morgan Kaufmann, 2011, 978-0123747501,

[2] Hennessy, J. L. - Patterson, D. A.: Computer Architecture: A Quantitative Approach, 5th Edition, Morgan Kaufmann, 2011, 978-0123838728.

Poznámka:

Information about the course and courseware are available at https://courses.fit.cvut.cz/BIE-APS/2+0+2

Další informace:
https://courses.fit.cvut.cz/BIE-APS/
Rozvrh na zimní semestr 2019/2020:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
St
Čt
místnost T9:347
Tvrdík P.
12:45–14:15
(přednášková par. 1)
Dejvice
NBFIT učebna
místnost TH:A-1042
Štepanovský M.
14:30–16:00
(přednášková par. 1
paralelka 101)

Thákurova 7 (FSv-budova A)
Hlavickova laborka

Rozvrh na letní semestr 2019/2020:
Rozvrh není připraven
Předmět je součástí následujících studijních plánů:
Platnost dat k 17. 9. 2019
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet3464506.html