Digitální technika

Vztahy:

Podmínkou zápisu na předmět A8B37DIT je, že student si nejpozději ve stejném semestru zapsal příslušný počet předmětů ze skupiny BEZBM

Garant předmětu:

Stanislav Vítek

Přednášející:

Petr Skalický

Cvičící:

Petr Skalický

Předmět zajišťuje:

katedra radioelektroniky

Anotace:

Cílem kurzu je seznámit studenty s popisem kombinačních a sekvenčních logických obvodů, funkčních bloků a jejich návrhem. Bude uveden matematický i funkční popis, stejně jako s algoritmy minimalizace výstupních i přechodových funkcí sekvenčních obvodů. Karnaughovy mapy, chování a časové parametry paměťových členů a konečných automatů Mealyho a Moorova typu jsou nezbytnou součástí předmětu. Probíraná látka bude ověřována na návrhu typických číslicových obvodů.

Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/A8B37DIT

Požadavky:

Osnova přednášek:

1. Číslicové obvody, základní pojmy, funkce analogových a číslicových procesů. Digitální informace, digitální průběhy, kódy (BCD, Gray kód). Booleova algebra, logické funkce a jejich vyjádření.

2. Číselné soustavy. Vyjádření čísel bez a se znaménkem, jejich sčítání, odečítání a násobení. Práce s jednotkovým a dvojkovým doplňkem, Boothovy algoritmy.

3. Vyjádření logické funkce pravdivostní tabulkou. De Morganova pravidla. Minimalizace logické funkce (algebraická, Quine-McCluskey). Realizace logické funkce logickými hradly s různými typy výstupů (TTL, otevřený kolektor, třístavový výstup).

4. Minimalizace logické funkce pomocí Karnaughovy mapy pro 3 až 6 proměnných. Pravidlo zrcadlení.

5. Kombinační obvody a jejich návrh. Možnosti řešení sekvenční logiky pomocí kombinačního obvodu (regulace teploty s hysterezí).

6. Přechodové jevy v kombinačních logických obvodech - zpoždění signálů, hazardní stavy a jejich odstranění.

7. Formální popis funkčních bloků. Vektorové vyjádření. Aritmetický a logický komparátor, multiplexer a jeho použití, demultiplexer, prioritní enkodér. Využití 3-stavové funkce.

8. Latch, spínání a součástky pamětí. Asynchronní a synchronní operace. RS latch realizace obvody NOR a NAND. D-latch, paměťový člen D, JK a T. Ukázky implementace a časové podmínky pro správnou činnost.

9. Registry, posuvné registry SIPO, PISO a SISO, sériové a paralelní paměti. Čítače (binární, dekadické). Základní popis programovatelných obvodů (PLD, CPLD) a polí (PGA, FPGA).

10. Sekvenční obvody. Matematický popis konečného stavového automatu. Funkce přechodů a výstupů. Mealyho a Moorův typ konečného stavového automatu. Stavový diagram a tabulka přechodů. Transformace Mealyho na Moorův automat.

11. Minimalizace tabulky přechodů sekvenčního obvodu. Ekvivalentní a slučitelné stavy. Kódování tabulky přechodů Mealyho a Moorova sekvenčního obvodu.

12. Formální popis funkčních zařízení. Binární komparátor, binární sčítačka, odečítačka. Ukázkové implementace.

13. Řešení úloh návrhu sekvenčních obvodů (distribuovaná regulace, řadiče zařízení, bloky v továrně).

14. Vypočet a ověření návrhu stavů kombinačních a sekvenčních obvodů. Opakování před zkouškou.

Osnova cvičení:

1. Číselné soustavy, principy změny základu, zobrazení dvojkové informace, Vyjádření čísel, kódy, aplikačně orientované kódy

2. Logické kombinační obvody, Logické funkce, Booleova algebra, konsens, vyjádření logické funkce

3. Minimalizace logické funkce, Karnaughova mapa, Quine-Mc Cluskey, logické obvody, rozšiřující logické obvody, analýza logického obvodu

4. Realizace LKO obvody NAND, NOR, AND-OR-INVERT, multiplexerem, dekodérem, pamětí

5. Základní Vlastnosti logických členů, logické řady, konfigurovatelné logické obvody, hazardní stavy v logických kombinačních obvodech a jejich odstranění, obvody s třístavovým výstupem a jejich použití

6. Základní bloky VHDL, implementace logického kombinačního obvodu PLD v RTL, behaviorálním a strukturálním modelu.

7. Aplikace kombinačních obvodů, sčítání, zrychlený kanál přenosu, odečítání, binárních čísel a čísel v BCD kódu, násobení a dělení.

8. Bitový komparátor, aritmetický komparátor, prioritní kodér, kodér a dekodér lineárního kódu

9. Logické sekvenční obvody, analýza logických sekvenčních obvodů bez a s paměťovými členy, souběh kritický a nekritický, cykly

10. Paměťové členy RS, RST, D, JK, Latch, návrh asynchronních a synchronních logických sekvenčních obvodů

11. Realizace asynchronních LSO logickými obvody, minimalizace funkcí přechodů a funkcí výstupů

12. Aplikace logických sekvenčních obvodů, posuvný registr, registr, průtoková struktura, binární generátor, cyklické kódy

13. Čítače, zkrácení cyklu, fázový akumulátor, propojení registrů s dvoustavovým a třístavovým výstupem a jejich propojeni a ALU.

14. Návrh obvodového a mikroprogramovatelného řadiče.

Cíle studia:

Používat číselné soustavy (binární, dekadickou, hexadecimální a oktalovou ). Navrhovat kombinační obvody pomocí s různými typy hradel nebo obvody se střední a vysokou hustotou. Analyzovat zapojení s logickými obvody a navrhovat sekvenční obvody, posuvné registry, čítače a generátory binárních posloupností. Zapisovat a číst data z různých typů paměťových prvků. Orientovat se ve vlastnostech a chování nejběžnějších integrovaných obvodů. Navrhnout a zrealizovat zapojení kombinačních a sekvenčních logických obvodů.

Studijní materiály:

1. FABRICIUS, E. : Digital Design and Switching Theory CRC Press; 1 edition, 1992

2. GREGG, J.: Ones and Zeros: Understanding Boolean Algebra, Digital Circuits, and the Logic of Sets (IEEE Press Understanding Science & Technology Series), 1998

3. WHITESITT, J.: Boolean Algebra and Its Applications (Dover Books on Computer Science), 2010

4. STANKOVIC, R., ASTOLA, J.: From Boolean Logic to Switching Circuits and Automata:Towards Modern Information Technology (Studies in Computational Intelligence), Springer, 2011

5. HASSOUN, S., SASAO, T.: Logic Synthesis and Verification (The Springer International Series in Engineering and Computer Science), Kluver Academic Publisher, 2001

6. HACHTEL, G., SOMENZI, F.: Logic Synthesis and Verification Algorithms, Springer, 2006

7. KOHAVI, Z., JHA, N.: Switching and Finite Automata Theory, Cambridge University Press, 2009

8. HOLDSWORTH, B., WOODS, C.: Digital Logic Design, Integra Software Services, UK Printed,FourthEdition, 2002

9. PEDRONI, V.: Circuit Design and Simulation with VHDL, MIT Press, 2010

10. NELSON, V., NAGLE, H., CARROLL, B., IRWIN, D.: Digital Logic Circuit Analysis and Design, 1995

Poznámka:

Další informace:

http://radio.feld.cvut.cz/courses/A8B37DIT/materialy.php

Rozvrh na zimní semestr 2024/2025:

Rozvrh není připraven

Rozvrh na letní semestr 2024/2025:

	06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po	místnost T2:B2-717 Skalický P. 09:15–10:45 (přednášková par. 1) Dejvice Laboratoř K337místnost T2:B2-717 Skalický P. 11:00–12:30 (přednášková par. 1 paralelka 101) Dejvice Laboratoř K337
Út
St
Čt	místnost T2:B2-717 Skalický P. 14:30–16:00 (přednášková par. 1 paralelka 102) Dejvice Laboratoř K337
Pá

Předmět je součástí následujících studijních plánů:

• Otevřené elektronické systémy (povinný předmět oboru)
• Otevřené elektronické systémy (povinný předmět oboru)