Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2018/2019

Mikroprocesory pro výkonové systémy

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
B1B14MIS Z,ZK 5 2+2l česky
Korekvizita:
Bezpečnost práce v elektrotechnice pro bakaláře (BEZB)
Základní školení BOZP (BEZZ)
Přednášející:
Jan Bauer, Jiří Zděnek (gar.)
Cvičící:
Jan Bauer, Jiří Zděnek (gar.), Miroslav Lev, Pavel Mňuk
Předmět zajišťuje:
katedra elektrických pohonů a trakce
Anotace:

Předmět se zabývá základními prvky logických kombinačních a sekvenčních obvodů a jejich využitím při stavbě periferií mikroprocesoru pro řízení výkonových systémů. Zároveň jsou definovány požadavky na procesor pro řízení pohonu v reálném čase ? ALU, systém přerušení, DMA atd. Dále jsou probírány obvody pro úpravu signálů vně počítače pro zpracování a převod analogového signálu na digitální.

Požadavky:

Aktivní účast na cvičeních, vlastní vypracování laboratorních úloh

Osnova přednášek:

1.Úvod - digitální technika

2.Logické funkce, logické kombinační obvody, hradlová pole

3.Logické sekvenční obvody, formy popisu, struktura, návrh synchronních obvodů

4.Typické stavební bloky digitálního systému (kombinační a sekvenční)

5.Speciální bloky počítačů výkonových systémů

6.Prostředky pro vývoj řídicích programů a programovací jazyky

7.Systémová struktura řídicího počítače výkonových systémů

8.Systém přerušení a DMA

9.Měření analogových a impulsních signálů počítačem

10.Generování přesných impulsních signálů pro měniče

11.Digitální komunikace mezi počítači UART, SPI, CAN, I2C, Ethernet

12.Signálové procesory (DSP)

13.Struktura řídicích programů

14.Rezerva

Osnova cvičení:

1. Seznámení s laboratoří výkonových systémů, úvod do ISE

2. Kombinační obvody

3. Kombinační obvody

4. Sekvenční obvody

5. Sekvenční obvody

6. Úvod do MPLAB IDE

7. Systémová architektura

8. Systémová architektura

9. Periferie pro pohony

10.Periferie pro pohony

11.Periferie pro pohony

12.Test

13.Dodatečné odevzdání úloh

14.Zápočet

Cíle studia:
Studijní materiály:

[1] Přednášky k předmětu A1B14MIS.

[2] Perrin, J.P., Denouette, M., Daclin, E.: Logické systémy. SNTL, Praha 1972.

[3] Pinker, J., Poupa, M.: Číslicové systémy a jazyk VHDL. BEN, Praha 2006.

[4] Herout, P.: Učebnice jazyka C. 5. vyd. Kopp, Č.Budějovice, 2008.

[5] Microchip: MPLAB C18 C Compiler, Getting Started, 2005, DS51295

[6] Microchip: MPLAB C18 C Compiler User?s Guide, 2005, DS51288J.

[7] Microchip: PIC18F87J11 Family Data Sheet, 2009, DS39778D.

Poznámka:

Rozsah výuky v kombinované formě studia: 14p+6l

Rozvrh na zimní semestr 2018/2019:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
St
místnost T2:E1-8
Lev M.
16:15–17:45
(přednášková par. 1
paralelka 104)

Dejvice haly
Cvičebna
Čt
místnost T2:C3-132
Bauer J.
Zděnek J.

08:15–10:00
(přednášková par. 1)
Dejvice
Posluchárna
místnost T2:E1-8
Bauer J.
14:30–16:00
(přednášková par. 1
paralelka 101)

Dejvice haly
Cvičebna
místnost T2:E1-8
Mňuk P.
18:00–19:30
(přednášková par. 1
paralelka 102)

Dejvice haly
Cvičebna
místnost T2:E1-8
Lev M.
16:15–17:45
(přednášková par. 1
paralelka 103)

Dejvice haly
Cvičebna

Rozvrh na letní semestr 2018/2019:
Rozvrh není připraven
Předmět je součástí následujících studijních plánů:
Platnost dat k 21. 7. 2019
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet4689406.html