Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2019/2020

Návrh integrovaných systémů

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
A8M34ICD Z,ZK 5 2P+2C česky
Přednášející:
Jiří Jakovenko (gar.), Jan Novák
Cvičící:
Jiří Jakovenko (gar.), Jan Novák
Předmět zajišťuje:
katedra mikroelektroniky
Anotace:

Předmět se zabývá metodologií modelováním a simulací integrovaných obvodů. Studenta seznamuje s úlohou návrháře

integrovaných obvodů, úrovněmi abstrakce návrhu (Y diagram). Dále definováním specifikací a studií proveditelnosti,

kritérii výběru vhodné technologie. Probereme vlastnosti - plně zákaznického návrhu, hradlových polí, standardních

buněk, programovatelných obvodů. Budou získány nové poznatky v návrhu vysokofrekvenčních integrovaných obvodů.

Prohloubíme znalosti v číslicovém návrhu IO: Jazyky HDL, HDL-A, logická a fyzická syntéza systému, Frond End

a Back End návrh, návrh testů a verifikace integrovaných systémů.

Požadavky:
Osnova přednášek:

1. Úloha a význam návrháře analogových a digitálních integrovaných systémů; metodologie návrhu IO (top

down, bottom up), úrovně abstrakce návrhu - Y diagram.

2. Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní

buňky, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu.

3. Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kritéria výběru vhodné

technologie.

4. CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF

systémů, mobilních systémů s nízkou spotřebou.

5. Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola

nahoru", makrobloky.

6. Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění

návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD;

funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A.

7. Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu,

architektury; technologie, simulátor Spectre RF.

8. Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL,

Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky.

9. Návrh „Frond End“ - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování

behaviorálních stimulů.

10. Návrh „Back End“ - Výběr technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning),

propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS)

11. Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace

průchodnosti propojení, verifikace.

12. Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy

13. Testování, návrh testů, verifikace návrhu.

14. Finalizace návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu

návrhu systému mezi jednotlivými technologiemi.

Osnova cvičení:
Cíle studia:
Studijní materiály:

1. Michael Smith: Application-Specific Integrated Circuits, Addison-Wesley, 1998

2. P. Gray, P Hurst, S. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons,

2000

3. E. Sinencio, A. Andreou: Low-Voltage/Low-Power Integrated Circuits and Systems, John Wiley and Sons,

1998

4. Mark Zwolinski : Digital System Design and VHDL , Prentice-Hall, 2000

Poznámka:
Další informace:
http://moodle.fel.cvut.cz/
Rozvrh na zimní semestr 2019/2020:
Rozvrh není připraven
Rozvrh na letní semestr 2019/2020:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
St
místnost T2:C3-s143
Novák J.
09:15–10:45
(přednášková par. 1)
Dejvice
POČ. UČEBNA
místnost T2:B2-s141k
Jakovenko J.
11:00–12:30
(přednášková par. 1)
Dejvice
Cvičebna
Čt

Předmět je součástí následujících studijních plánů:
Platnost dat k 16. 12. 2019
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet2698606.html