Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2019/2020

Struktury integrovaných obvodů

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
A8M34ICS Z,ZK 5 2P+2C česky
Přednášející:
Jiří Jakovenko (gar.), Vladimír Janíček
Cvičící:
Jiří Jakovenko (gar.), Vladimír Janíček
Předmět zajišťuje:
katedra mikroelektroniky
Anotace:

Předmět seznamuje s metodologiemi návrhu analogových, číslicových a smíšených integrovaných systémů. Zabývá se

detailním popisem technologických procesů pro výrobu IO; technologií CMOS a moderními trendy; pravidly a zásady

tvorby topologie aktivních i pasivních komponent. Seznamuje s metodologií číslicových a smíšených IO.

Požadavky:
Osnova přednášek:

1. Historický přehled vývoje Mikroelektroniky a integrovaných obvodů, Moorovy zákony, současné trendy.

2. Metodologie návrhu analogových, digitálních a smíšených integrovaných systémů (top down, bottom up),

úrovně abstrakce návrhu, Aplikačně specifické integrované systémy, typy, zásady hierarchie, porovnání

vlastností, ekonomika návrhu

3. Technologický proces výroby integrovaných obvodů - materiály, výroba monokrystalu, příprava substrátů,

druhy litografie, leptání

4. Technologický proces výroby integrovaných obvodů - iontová implantace, difúze, epitaxní růst, metody

nanášení vrstev CVD, PVD, zapouzdření integrovaných obvodů

5. Základní CMOS proces, technologický postup výroby, topologické masky, metody izolací, druhy CMOS

procesů, technologie propojování

6. Moderní technologie IO, submikronové technologie, SOI technologie, technologie „Strained silicon“, RF IO,

víceúrovňová metalizace (dual Damascene).

7. Návrh a plánování topologie IO, návrhová pravidla a jejich kontrola, parazitní struktury, extrakce parazitních

analogových struktur, topologie aktivních a pasivních komponent.

8. Metodologie a prostředky pro návrh číslicových, analogových a smíšených integrovaných systémů. Druhy

analýz (DC, Transientní, AC, šumová, PSS, PAC). Význam a tvorba testů IO.

9. Specifika analogového návrhu, technologické požadavky, hierarchické členění, modely a knihovny pro

analogové bloky, analogové systémy s nízkou spotřebou.

10. Specifika a postup návrhu číslicového IO, volba technologie, metody abstrakce digitálního návrhu, verifikace.

Jazyky pro návrh (VHDL, Verolog), RTL úroveň, syntéza.

11. Návrh topologie číslicového IO: Návrh rozmístění, propojení, kontrolní a optimalizační mechanismy, kontrola

návrhových pravidel, extrakce parazitních vlivů. Rozmisťování funkčních bloků, zásady, rozvod napájení a

hodin, druhy verifikace.

12. Specifika smíšeného návrhu (mix-signal), technologické požadavky, hierarchické členění, modely pro

analogové a číslicové bloky. Metody propojení analogových a číslicových bloků.

13. Význam a metodologie systémového návrhu rozsáhlých integrovaných obvodů, role behaviorálních modelů a

jejich použití.

14. Návrh a technologie mikro-elektro-mechanických integrovaných systémů MEMS, technologie, aplikace.

Osnova cvičení:
Cíle studia:
Studijní materiály:

1. Michael Smith: Application-Specific Integrated Circuits, Addison-Wesley, 1998

2. P. Gray, P Hurst, S. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons,

2000

3. E. Sinencio, A. Andreou: Low-Voltage/Low-Power Integrated Circuits and Systems, John Wiley and Sons,

1998

4. Mark Zwolinski : Digital System Design and VHDL , Prentice-Hall, 2000

Poznámka:
Další informace:
http://moodle.fel.cvut.cz/
Rozvrh na zimní semestr 2019/2020:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
místnost T2:C3-s143
Janíček V.
11:00–12:30
(přednášková par. 1)
Dejvice
POČ. UČEBNA
místnost T2:B2-s141k
Jakovenko J.
Janíček V.

12:45–14:15
(přednášková par. 1)
Dejvice
Cvičebna
Út
St
Čt

Rozvrh na letní semestr 2019/2020:
Rozvrh není připraven
Předmět je součástí následujících studijních plánů:
Platnost dat k 18. 10. 2019
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet2697406.html