Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2023/2024
UPOZORNĚNÍ: Jsou dostupné studijní plány pro následující akademický rok.

VLSI System Design

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
AE0M34NSV Z,ZK 4 2P+2L česky

Podmínkou zápisu na předmět AE0M34NSV je, že student si nejpozději ve stejném semestru zapsal příslušný počet předmětů ze skupiny BEZBM

Garant předmětu:
Pavel Hazdra
Přednášející:
Pavel Hazdra
Cvičící:
Pavel Hazdra
Předmět zajišťuje:
katedra mikroelektroniky
Anotace:

Introduction to basic building blocks, architecture and design methodologies of advanced VLSI systems. Structure and design of digital and analogue integrated circuit subsystems. Integrated system description and synthesis using cell libraries and IP cores. Synchronization, power consumption and parasitics reduction issues. Testing and reliability of integrated systems. In seminars and labs, the hardware description language VHDL will be explained and used for practical design, synthesis and testing of a system on chip.

Požadavky:

https://moodle.kme.fel.cvut.cz/moodle/login/index.php?lang=cs

Successful presentation of semestral project and pass in the final test.

Osnova přednášek:

1. VLSI system design, principles and hierarchy. Design methodology.

2. Levels of system description. Hardware description languages for behavioral and RTL description.

3. Code structure, semantics and syntax.

4. Assignments of hardware function, concurrent and sequential domains and their interpretation.

5. Hierarchy, design of parametric models and libraries. System description in SystemVerilog and SystemC.

6. Hardware platforms, target architectures, programmable and reconfigurable systems.

7. System on chip design, design re-use, Intellectual Property (IP) cores.

8. Behavioral synthesis: RTL model, algorithms and procedures. Logical synthesis: methods and constraints. Synthesis of topology. Control of system synthesis.

9. Models of integrated systems and structures, standards.

10. Testing and reliability. Fault models and methods of localization.

11. Verification flow and strategies.

12. Verification tools: simulators and models.

13. Test design and analysis: stimuli, responses and testbenches (design and architecture).

14. VLSI system project management, risk minimization, documentation, reviewing.

Osnova cvičení:

1. Design system ISE: introduction into integrated system design - entry, synthesis, implementation.

2. Design system ISE: functional, logical and timing analysis. Digital system model in HDL

3.HDL - description of combinational (buffers, decoders, multiplexers) and sequential (counters) functions.

4. HDL - hierarchical design and verification models (testbenches).

5. HDL - state automata description and design of complex sequential systems.

6. State automata description in the StateCad environment, end of model project.

7. Migration of model design into different architectures, design reuse.

8. IP core libraries, design using IP core generators.

9. Floor planning and timing analysis, design of architecture specific blocks.

10. Description of course works, used IP modules, test.

11. Practical design of integrated system based on FPGA or SoC.

12. Practical design of integrated system based on FPGA or SoC.

13. Practical design of integrated system based on FPGA or SoC.

14. Presentation of course works, correction test, account.

Cíle studia:

Předmět seznamuje studenta se základy návrhu, syntézy a verifikace systémů velmi vysoké integrace a systémů na čipu.

Studijní materiály:

1.P. J. Ashenden, The Designer's Guide to VHDL, Morgan Kaufmann, 2008

2. P. Chu, RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability, Wiley, 2006

3. P.K.Lala, Principles of Modern Digital Design, Wiley, 2006

Poznámka:
Další informace:
https://moodle.fel.cvut.cz/courses/B2M34NSV
Rozvrh na zimní semestr 2023/2024:
Rozvrh není připraven
Rozvrh na letní semestr 2023/2024:
Rozvrh není připraven
Předmět je součástí následujících studijních plánů:
Platnost dat k 27. 3. 2024
Aktualizace výše uvedených informací naleznete na adrese https://bilakniha.cvut.cz/cs/predmet12793004.html