Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2017/2018

Architektura počítačů

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
A0B36APO Z,ZK 6 2+2L česky
Předmět nesmí být zapsán současně s:
Computer Architectures (AE0B36APO)
Architektura počítačů (B3B35APO)
Přednášející:
Pavel Píša (gar.), Zdeněk Buk, Michal Štepanovský
Cvičící:
Pavel Píša (gar.), Zdeněk Buk, Miroslav Čepek, Jiří Hubáček, Jan Kaisrlík, Karel Kočí, Martin Samek, Michal Štepanovský, Richard Šusta, Martin Vajnar
Předmět zajišťuje:
katedra řídicí techniky
Anotace:

Předmět studenty seznámí se stavebními prvky počítačových systémů. Předmět přistupuje k výkladu od popisu hardware a tím navazuje na předmět Struktury počítačových systémů, ve kterém se studenti seznámili s kombinačními, sekvenčními obvody a základy stavby procesorů. Po úvodním přehledu funkčních bloků počítače je podrobněji popsána stavba procesoru, jejich propojování, paměťový a vstupně výstupní subsystém až po přehledové seznámení s různými síťovými topologiemi a sběrnicemi.

Během výkladu je brán důrazný zřetel na ozřejmení provázanosti hardwarových komponent s podporou SW, především nejnižších vrstev operačních systémů, ovladačů zařízení a virtualizačních technik.

Obecné principy jsou v další části přednášek rozvedeny na příkladech několika standardních procesorových architektur.

Cvičení jsou v první části zaměřena na detailní seznámení s činností procesoru. Od programování na úrovni procesoru pak postupují k přímé obsluze portů a hardware s využitím programovacího jazyka C.

Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/A0B36APO

Požadavky:

Přiměřená znalost jazyka C, základní orientace v oblasti logických a sekvenčních obvodů. Základní znalost práce s příkazovou řádkou a kompilátorem v prostředí splňujícího standard POSIX (např. Linux) je vítaná.

Osnova přednášek:

1. Architektura počítače, struktura, organizace a podsystémy.

Reprezentace, zobrazení a přenos informace (především čísel, IEEE-754) v počítači.

2. Procesor - ALU, von Neumannova architektura, formát instrukcí, jednocyklový procesor, řadič a řízení

3. Paměť - hierarchický koncept, technologie pamětí, správa paměti, MMU, vyrovnávací paměti cache, konsistence dat

4. Zřetězené vykonávaní instrukcí, hazardy, vyvažování stupňů zřetězení a časování; Superzřetězení

5. Vstupní a výstupní podsystém počítače, sběrnice, dvoubodové spoje, sítě, PCI a PCI express sběrnice, souvislý režim

6. Sběrnice průmyslových systémů (VME), MULTIBUS, PCIe protokol, důvody přechodu od paralelních k vícekanálovým sériovým sběrnicím s paketovou komunikací, disková úložiště, zabezpečení dat a RAID

7. Technické a organizační prostředky - vnější události, výjimky, reálný čas, přímý přístup do paměti, autonomní kanál

8. Sítě procesorů a počítačů, topologie sítí, komunikace - sítě typu LAN, MAN, WAN, sítě řídicích počítačů

9. Předávání parametrů funkcím a virtuálním instrukcím operačního systému.

Zásobníkové rámce, registrová okna, přepínání režimů a realizace systémových volání.

10. Klasická registrově orientovaná architektura s kompletní instrukční sadou.

Principy jsou demonstrovány na architektuře FreeScale M68xxx/ColdFire. Ukázka realizace MMU, cache, sběrnice a atd.

11. Procesorová rodina INTEL x86, Od 8086 k EMT64.

Hlavní zaměření na 32-bit a 64-bit režimy s krátkým vysvětlením komplikací způsobených nutností zachování kompatability s 16-bit 8086 a 80286 segmentového přístupu a proč ho současné OS používají v co nejvíce minimalizované formě. Příklad SIMD instrukcí (MMX, SSE).

12. Přehled vývoje architektury a koncepcí CPU (RISC/CISC) -

procesory ARM, ColdFire, SPARC a PowerPC a procesory pro vestavné aplikace

13. Mnohaúrovňová organizace počítače, virtuální stroje.

Konvenční architektura a implementačně závislá mikroarchitektura. Přenositelný bytecode a virtuální programovací prostředí (Java, C#/.Net). Virtualizační techniky (např XEN, VMWARE) a paravirtualizace.

14. Prostředky pro styk s technologickým procesem, analogové a diskrétní I/O, sběr a zpracování dat.

Osnova cvičení:

1. Seznámení s učebnou, základy reprezentace dat, číselné soustavy, opakovací test

2. Reprezentace čísel v počítači a operace s nimi

3. Základní struktura procesoru, instrukční soubor

4. Hierarchický koncept pamětí, cache

5. Pipeline a hazardy

6. Predikce skoků, optimalizace kódu

7. I/O prostor mapovaný do paměti

8. Sběrnice, V/V

9. Písemka, základy programování v jazyce C

10. Semestrální úloha - přístup k periferiím připojeným na sběrnici PCIe (klávesnice, display)

11. Samostatné řešení hlavní úlohy.

12. Samostatné řešení hlavní úlohy.

13 Odevzdání hlavní úlohy, opravný test.

14. Zápočet

Cíle studia:

Předmět seznamuje s architekturou počítačů a studenti poznají funkcionalitu jeho typických podsystémů.

Studijní materiály:

[1] Hennessy, J. L., and D. A. Patterson. Computer Architecture: A

Quantitative Approach, 3rd ed. San Mateo, CA: Morgan Kaufman, 2002.

ISBN: 1558605967.

[2] Hennessy, J. L., and D. A. Patterson. Computer Architecture: A

Quantitative Approach, 2nd ed. San Mateo, CA: Morgan Kaufman, 1995.

ISBN: 1558603727.

[3] Patterson, D. A., and J. L. Hennessy. Computer Organization and

Design: The Hardware/Software Interface, 3rd ed. San Mateo, CA: Morgan

Kaufman, 2004. ISBN: 1558606041.

[4] Pinker, J.: Mikroprocesory a mikropočítače, BEN

http://www.ben.cz/_e/all/121158_mikroprocesory-a-mikropocitace.htm

[5] Hyde, R.: The Art of Assembly Language, 2003, 928 pp.

ISBN-10 1-886411-97-2

ISBN-13 978-1-886411-97

http://webster.cs.ucr.edu/AoA/

[7] Bach., M., J.: The Design of the UNIX Operating System,

Prentice Hall, 1986

[8] Bayko., J.: Great Microprocessors of the Past and Present

http://www.cpushack.com/CPU/cpu.html

Poznámka:

Rozsah výuky v kombinované formě studia: 14p+6l

Stránky předmětu: https://cw.felk.cvut.cz/wiki/courses/b35apo/ .

Další informace:
https://cw.felk.cvut.cz/wiki/courses/b35apo/
Rozvrh na zimní semestr 2017/2018:
Rozvrh není připraven
Rozvrh na letní semestr 2017/2018:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
místnost KN:E-2
Šusta R.
11:00–12:30
(přednášková par. 1
paralelka 101)

Karlovo nám.
Laboratoř PC
místnost T2:D2-256
Štepanovský M.
16:15–17:45
(přednášková par. 1)
Dejvice
Posluchárna
Út
St
Čt

Předmět je součástí následujících studijních plánů:
Platnost dat k 21. 6. 2018
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet12581404.html