Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2023/2024
UPOZORNĚNÍ: Jsou dostupné studijní plány pro následující akademický rok.

Computer Structures and Architectures

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
BIE-SAP.21 Z,ZK 5 2P+1R+2C anglicky
Garant předmětu:
Petr Fišer
Přednášející:
Petr Fišer
Cvičící:
Elizaveta Denisova, Petr Fišer, Peter Guľa, Olha Harielina, Martin Kohlík, Tomáš Přeučil
Předmět zajišťuje:
katedra číslicového návrhu
Anotace:

Students understand basic digital computer units and their structures, functions, and hardware implementation: ALU, control unit, memory system, inputs, outputs, data storage and transfer. In the labs, students gain practical experience with the design and implementation of the logic of a simple processor using modern digital design tools.

Požadavky:

Input knowledge: Basic knowledge of physical principles of digital circuits (transistors as switches, implementation of registers, data storage principles) and fundamentals of discrete mathematics (number representation systems, Boolean algebra).

Osnova přednášek:

1. Introduction, basic architecture of a computer, data representation.

2. Logic functions and their descriptions, combinatorial circuits, implementation using gates.

3. Sequential circuits. Synchronous design, implementation using gates and flip-flops. Mealy and Moore automata.

4. Typical combinatorial and sequential components of a computer, their implementations (encoder, adder, counter, register).

5. Data, its representation and processing.

6. Arithmetic operations with signed numbers. Fix-point and floating point numbers.

7. Implementation of arithmetic operations.

8. Memories - memory cell structure, static and dynamic memories.

9. Cache memories, virtual memory system.

10. Instructions and machine code.

11. Instruction set architecture, addressing modes.

12. Interrupts, buses.

13. Control units, basic types of processors.

Osnova cvičení:

1. Adders, gates, practical implementation.

2. Boolean algebra, minimization, gates.

3. Combinatorial circuits, converters.

4. Minimization, gate-level design, logic functions.

5. Sequential circuits, counter, sequence matching.

6. Sequential design, graph of transitions, table, implementation using D-type flip-flops and gates.

7. Architecture of the AVR processor, sample program.

8. Arithmetics, addition, negative numbers, overflow, complement code.

9. Program - shifts, ASCII.

10. Test, project assignment. Assembler.

11. Project work - display.

12. Arithmetic programs, shifts, control of peripherals.

13. Project result presentations.

Cíle studia:

The module teaches basic knowledge of digital computer construction principles: how a computer performs its operations, what the machine code is and how it is related to higher programming languages.

Studijní materiály:

1. Patterson D. A., Hennessy J. L. : Computer Organization and Design: The Hardware/Software Interface (5th Edition). Morgan Kaufmann, 2014. ISBN 978-0128012857.

2. Wakerly J. F. : Digital Design: Principles and Practices (5th Edition). Pearson, 2018. ISBN 978-0134460093.

3. Mano M.M., Ciletti M.D. : Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog (6th Edition). Pearson, 2017. ISBN 978-0134549897.

Poznámka:

Information about the course and courseware are available at https://courses.fit.cvut.cz/BIE-SAP/

Rozvrh na zimní semestr 2023/2024:
Rozvrh není připraven
Rozvrh na letní semestr 2023/2024:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
místnost T9:155
Fišer P.
12:45–14:15
LICHÝ TÝDEN

(přednášková par. 1
paralelka 101)

Dejvice
Posluchárna
místnost T9:111
Fišer P.
18:00–19:30
(přednášková par. 1)
Dejvice
Posluchárna
Út
místnost TH:A-1042
Guľa P.
Denisova E.

09:15–10:45
(přednášková par. 1
paralelka 101)

Thákurova 7 (budova FSv)
Hlavickova laborka
místnost TH:A-1042
Guľa P.
Harielina O.

12:45–14:15
(přednášková par. 1
paralelka 101)

Thákurova 7 (budova FSv)
Hlavickova laborka
místnost TH:A-1048
Přeučil T.
09:15–10:45
(přednášková par. 1
paralelka 101)

Thákurova 7 (budova FSv)
Servitova laborka
St
místnost TH:A-1042
Guľa P.
Harielina O.

09:15–10:45
(přednášková par. 1
paralelka 101)

Thákurova 7 (budova FSv)
Hlavickova laborka
místnost TH:A-1048
Guľa P.
14:30–16:00
(přednášková par. 1
paralelka 101)

Thákurova 7 (budova FSv)
Servitova laborka
Čt

Předmět je součástí následujících studijních plánů:
Platnost dat k 18. 4. 2024
Aktualizace výše uvedených informací naleznete na adrese https://bilakniha.cvut.cz/cs/predmet6543606.html