Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2024/2025

Architektury počítačových systémů

Předmět není vypsán Nerozvrhuje se
Kód Zakončení Kredity Rozsah Jazyk výuky
BIK-APS Z,ZK 6 13KP+4KC česky
Garant předmětu:
Přednášející:
Cvičící:
Předmět zajišťuje:
katedra počítačových systémů
Anotace:

Studenti rozumějí architekturám počítačů s univerzálními procesory na úrovni strojových instrukcí s důrazem na pipelining instrukcí a paměťovou hierarchii. Získají znalosti základních konceptů RISC a CISC architektur, naučí se, jak moderní počítače pracují a jak jsou konstruovány. Naučí se technologie dnešních procesorů sloužící ke zvýšení rychlosti vykonávání programů. Získají schopnost optimalizovat jejich programy za účelem maximálního využití procesoru. Seznámí se s myšlenkami současných trendů v oblasti počítačových architektur a s tím souvisejícím dopadem na software. Studenti rovněž porozumí architekturám vektorových procesorů a jejich využitím v dnešních mikroprocesorech. Porozumí také principům a architekturám víceprocesorových systémů se sdílenou pamětí a problematice paměťové konzistence u těchto systémů.

Požadavky:

Znalost základů kombinačních a sekvenčních logických obvodů. Znalost fungování počítače na úrovni strojových instrukcí, programování v jazyce strojových instrukcí. Programování v jazyce C, funkce překladače z vyššího programovacího jazyka.

Osnova přednášek:

1. Hodnocení výkonnosti počítačů, kvantitativní principy architektury počítačů. Architektury souborů instrukcí, procesory RISC a CISC.

2. Proudové zpracování instrukcí, celočíselný procesor RISC. Pokročilé proudové zpracování instrukcí, hazardy a jejich řešení, vícetaktové instrukce.

3. Superskalární a superpipelinové procesory, proudové zpracování komplexních instrukcí. Dynamické plánování a dynamická predikce skoku, paralelismus na úrovni instrukcí a jeho limity.

4. [3] Paměťová hierarchie - skrytá paměť (cache), hlavní paměť, hardwarová podpora pro virtualizaci paměti. Datový paralelismus, vektorové a SIMD architektury.

5. Multiprocesorové počítače se sdílenou pamětí, koherence a konzistence. Synchronizace procesorů v multiprocesorových počítačích se sdílenou pamětí.

6. Architektura multiprocesorových počítačů s distribuovanou pamětí. Perspektivy dalšího vývoje počítačových systémů.

Osnova cvičení:

1. Hodnocení výkonnosti počítačů. Měření výkonnosti počítačů s využitím zkušebních úloh. Soubor instrukcí procesoru DLX a úloha překladače. [2] Experimenty s celočíselným proudově pracujícím procesorem DLX. [2] Simulace proudově pracujícího procesoru DLX. Odevzdávání úloh a rezerva. Návrh a simulace skryté paměti. Výkonnostní simulace skryté paměti. [2] Vektorový procesor DLXV. Simulace MESI protokolu.

Cíle studia:

Cílem předmětu je seznámit studenty s principy fungování a konstruování současných počítačů. Těžiště předmětu jsou techniky řízení zpracování instrukcí na úrovni mikroarchitektury a architektura paměťové hierarchie . Předmět pokrývá techniky, které používají současné procesory k zvýšení rychlosti provádění programů a způsoby optimalizace. Předmět se zabývá i trendy, které lze očekávat v oblasti technického vybavení počítačů a jejich programování.

Studijní materiály:

Dvořák, V., Drábek, V. „Architektura procesorů“. Brno: Vutium, 1999. ISBN 80-214-1458-8.

Hennesy, J. L., Patterson, D. A. „Computer Organization and Design: The Hardware/Software Interface“ Third Edition, Revised. Morgan Kaufmann, 2007. ISBN 0123706068.

Hennesy, J. L., Patterson, D. A. „Computer Architecture: A Quantitative Approach, Third Edition“. Morgan Kaufmann, 2002. ISBN 1558605967.

Poznámka:

Rozsah=konzultace+seminae

Další informace:
Pro tento předmět se rozvrh nepřipravuje
Předmět je součástí následujících studijních plánů:
Platnost dat k 23. 4. 2024
Aktualizace výše uvedených informací naleznete na adrese https://bilakniha.cvut.cz/cs/predmet1444706.html