Pokročilý návrh integrovaných systémů

Garant předmětu:

Jiří Jakovenko

Přednášející:

Jiří Jakovenko, Vladimír Janíček

Cvičící:

Jiří Jakovenko, Vladimír Janíček

Předmět zajišťuje:

katedra mikroelektroniky

Anotace:

Studenti získají pokročilé znalosti v oblasti analogového a digitálního návrhu integrovaných obvodů. Předmět se

zabývá hierarchickým návrhem integrovaných obvodů v BCD technologiích v porovnání s technologiemi CMOS.

Předmět dále zdůrazňuje správné návrhové postupy, pokročilé stavební bloky v BCD technologiích, pokročilé IP bloky a

jejich návrhový postup. Nedílnou součástí předmětu jsou i témata zaměřená na návrh výkonových MOSFETů,

Lineárních regulátorů napětí (LDO), elektronických pojistek eFUSE, spínaných napájecích zdrojů na čipu (SMPS)

digitálním Front-end (FE) a digitální Back-end (BE) návrhem a podrobnou analýzou layoutů. Předmět se dále zabývá

pokročilými metodami analýzy chyb, s využitím analytických metod jako jsou optická a elektronová mikroskopie,

(Optical Beam Induced Resistance Change - Obirch a Emisní mikroskopie (Emission Microscopy EmMi).

Požadavky:

Osnova přednášek:

1. Zrození nového čipu; návrh hierarchie, implementace diskrétní vs. IC, popis technologie BCD.

2. Správné návrhové postupy – zrcadlení, kaskodování, rozměry tranzistorů, párové struktury, proudová zatižitelnost, Rdson, Comon

Mode+CASC, škálování rozměrů u digitálních a analogových obvodů, přesnost.

3. Pokročilý návrh stavebních bloků IC – část I – Přesná reference napětí a proudu, pokročilá konfigurovatelnost. Děliče, obvody v režimu Mix (ADC, DAC atd.).

4. Pokročilý návrh stavebních bloků IC - část II - Konverze napěťové úrovně, Proudový senzor, Oscilátor, nábojová pumpa, atd.

5. Pokročilá konstrukce IP bloku - lineární regulátory napětí (LDO), eFUSE, spínaný napájecí zdroj (SMPS)

6. Pokročilý návrh topologie čipu - analogový TOP, digitální TOP; efekty závislé na rozložení (WPE, STI, wSTI, ant. dioda, PID, metalizace); půdorys (metodologie, vstupně výstupní bloky, umístění padů)

7. Čip jako minové pole: ESD ochrana, odolnost proti latch-up, Triming, testovatelnost; parazitní struktury, Post layout simulace.

8. Návrh Power MOSFETů v analogových obvodech: drift, odběr, napěťová třída.

9. Návrh číslicového IO FE - část I: STA, clock tree, syntéza, implementace.

10. Návrh digitálního IC FE Top level: modely chování; simulace AMS, verifikace.

11. Návrh digitálního IO BE - část I: Syntéza, Půdorys (Floorplan)

12. Návrh digitálního IC BE - část II: Umístění a propojení, IR analýza, DRC, LVS 13. Metody analýzy chyb v návrhu IC: Elektrické diagnostické metody, reprodukce, Optická, elektronová mikroskopie, SAW, RTG, IR, Obirch, LASER řez, FIB řez + depozice, metal fix.

14. Rezerva

Osnova cvičení:

1. Popis technologie BCD, popis navrhovaného čipu, IP struktury ve schématu a topologii čipu.

2. Škálování rozměrů a párové struktury v pokročilých integrovaných obvodech, vícenásobné tranzistorové rodělení.

3. Přesný návrh referenčních zdrojů (napěťová reference, proudová reference, dělič)

4. Jak navrhnout pokročilý operační zesilovač, Millerův operační zesilovač (pomocí telescope CM, kaskodové zapojení)

5. Jak vytvořit hierarchii v integrovaných obvodech (Ref.+OpAmp)

6. Pokročilé postupy návrhu rozvržení párových struktur a bloků IP – část I

7. Pokročilé postupy návrhu rozvržení párových struktur a bloků IP – Část II + PLS

8. Topologie Power MOS (včetně návrhu metalizace)

9. Digitální FE - část I: Jak psát RTL kód se zaměřením na syntézu a implementaci pro ASIC obvody.

10. Digitální FE - část II: Jak psát RTL kód se zaměřením na syntézu a implementaci pro ASIC obvody.

11. Digitální BE - část I: Techniky pro pokročilou syntézu.

12. Digitální BE - část II: Metodologie implementace standardních buňek (umístění a propojení).

13. Digitální BE - IR analýza úbytků napětí, DRC, LVS 14. Revize projektu

Cíle studia:

Studijní materiály:

Povinná literatura:

Analog design:

1) Razavi: Design of Analog CMOS Integrated Circuits, McGRAW-Hill,

2) Murari, F. Bertotti, G.A.Vignola: Smart Power ICs, Springer,

3) Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons.

Doporučená literatura:

Analog design:

1) Analysis and Design of Analog Integrated Circuits, 5th Edition, by J. Paul R. Gray, Paul J. Hurst, Stephen H.

Lewis, Robert G. Meyer

2) Analog Integrated Circuit Design, by Tony Chan Carusone, David Johns, Kenneth Martin

Analog layout:

1) The Art of Analog Layout, by Alan Hastings

2) Fundamentals of Power Semiconductor Devices, by BJ Baliga

3) Analog-to-Digital Conversion, by Marcel J.M. Pelgrom

Digital design:

1) P. J. Ashenden, The Designer's Guide to VHDL, Morgan Kaufmann, 2008

Poznámka:

Rozvrh na zimní semestr 2024/2025:

	06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
St	místnost T2:B2-s141k Jakovenko J. 09:15–10:45 (přednášková par. 1) Dejvice Cvičebnamístnost T2:C3-s143 Jakovenko J. 11:00–12:30 (přednášková par. 1 paralelka 101) Dejvice POČ. UČEBNAmístnost T2:C3-s143 Jakovenko J. 12:45–14:15 (přednášková par. 1 paralelka 102) Dejvice POČ. UČEBNA
Čt
Pá

Rozvrh na letní semestr 2024/2025:

Rozvrh není připraven

Předmět je součástí následujících studijních plánů:

• Elektronika a komunikace - Elektronika (povinně volitelný předmět)