Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2023/2024

Practical Digital Design

Předmět není vypsán Nerozvrhuje se
Kód Zakončení Kredity Rozsah Jazyk výuky
BIE-PNO.21 KZ 5 2P+2C anglicky
Garant předmětu:
Martin Novotný
Přednášející:
Martin Novotný
Cvičící:
Martin Novotný
Předmět zajišťuje:
katedra číslicového návrhu
Anotace:

Students get an overview of the contemporary digital design flow and learn practical skills to use synchronous design techniques. They understand the basics of the VHDL language and implementation technologies FPGA and ASIC. Students demonstrate practical use of the design techniques in the course project using modern industry-standard CAD design tools.

Požadavky:

Basic knowledge of architectures of computers and their units and of digital system design techniques.

Osnova přednášek:

1. Contemporary digital design flow.

2. Project management, metrics, and estimates.

3. Fundamentals of synchronous design.

4. Digital circuit implementation technologies - ASICs, FPGAs.

5. Design at the algorithm level, decomposition to blocks.

6. The VHDL language for description of digital circuits.

7. Circuit description on the RT level - registers, counters, multiplexers.

8. Circuit description on the RT level - arithmetics.

9. Circuit description on the RT level - on-chip memories.

10. Synthesis from the RT level - the use of constraints.

11. Verification plan, models of verification.

12. Implementation of a testbench.

13. Design for testability.

Osnova cvičení:

1. Students will get practical experience in the design of digital circuits using EDA tools for FPGAs. Students will work out a semestral project and accomplish a short visit in a professional design center.

2. Introduction to the subject.

3. [3] Introduction and exercises with FPGA EDA tool.

4. [3] Design and verification of a simple synchronous circuit.

5. [5] Individual work on the semestral project.

6. Visit to a professional digital design center.

7. Presentation of the results.

8. Evaluation.

Cíle studia:

The main aim is to obtain practical skills in using modern, industry-standard CAD design tools, that is, to produce synthesizable design in VHDL and implement it in a FPGA.

Studijní materiály:

1. Ashenden P. J. : The designer's guide to VHDL (3rd Edition). Morgan Kaufmann, 2008. ISBN 978-01208878591.

2. Jasinski R. : Eective coding with VHDL: principles and best practice. MIT Press, 2016. ISBN 978-0262034227.

3. Readler B. C. : VHDL by Example: A Concise Introduction for FPGA Design. Full Arc Press, 2014. ISBN978-0983497356.

Poznámka:

Chybí webová stránka.

Další informace:
Pro tento předmět se rozvrh nepřipravuje
Předmět je součástí následujících studijních plánů:
Platnost dat k 21. 2. 2024
Aktualizace výše uvedených informací naleznete na adrese https://bilakniha.cvut.cz/cs/predmet6706806.html