Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2024/2025

Testování a spolehlivost

Předmět není vypsán Nerozvrhuje se
Kód Zakončení Kredity Rozsah Jazyk výuky
MI-TSP Z,ZK 4 2P+2C česky
Garant předmětu:
Přednášející:
Cvičící:
Předmět zajišťuje:
katedra číslicového návrhu
Anotace:

Studenti získají přehled v oblasti testování číslicových obvodů a o metodách pro zvýšení spolehlivosti a bezpečnosti. Studenti budou schopni vytvořit test obvodu metodou intuitivního zcitlivění cesty, použít automatický generátor testovacích vzorků, budou schopni navrhnout snadno testovatelný obvod a obvod s vestavěným testovacím vybavením, budou schopni lokalizovat poruchy na základě výsledků testů. Dále budou schopni analyzovat spolehlivost a provozuschopnost obvodů a aktivně ovlivňovat tyto parametry. Studenti budou schopni navržené znalosti využít v komplexních projektech návrhu obvodů ASIC i FPGA.

Požadavky:

Základní znalost návrhu číslicových obvodů (BI-SAP).

Osnova přednášek:

1. Úvod, typy defektů, poruch, testování.

2. Generování testů pro kombinační obvody, intuitivní zcitlivění cesty.

3. Algoritmy pro automatické generování testu (ATPG).

4. Testování sekvenčních obvodů, simulace poruch.

5. Testovatelný návrh (DFT).

6. Testování sekvenčních obvodů - scan návrh, IEEE 1149.

7. Testování propojení, testování systémů na čipu. IEEE P1500.

8. Prostředky vestavěné diagnostiky (BIST).

9. Komprese testu.

10. Testování pamětí a FPGA obvodů.

11. Spolehlivostní výpočty.

12. Systémy odolné proti poruchám, on-line testování.

Osnova cvičení:

1. projekt č. 1: Optimalizace testu kombinačních obvodů

2. projekt č. 2: Poruchová simulace - detekce a lokalizace poruch v kombinačních obvodech

3. projekt č. 3: Využití normy IEEE 1149 Boundary scan

4. projekt č. 4: Návrh obvodu s vestavěnou diagnostikou

5. projekt č. 5: Návrh obvodů se zvýšenou tolerancí poruch

Cíle studia:

Cílem předmětu je studentům poskytnout základní orientaci v problematice testování obvodů a metodách zvyšování spolehlivosti a zabezpečení. Při řešení názorných příkladů a projektů studenti zjistí, jaká je složitost a časová náročnost detekce a lokalizace poruch. Na jednotlivých metodách řešení problému testování, zvyšování spolehlivosti a zabezpečení studenti pochopí výhody a nevýhody jednotlivých přístupů a budou schopni optimalizovat redundanci pro tyto účely zavedenou do systému. Absolvování předmětu studentům poskytne základní informace pro práci inženýra-návrháře i testovacího inženýra.

Studijní materiály:

L.-T.Wang, C.-W.Wu, X.Wen. VLSI Test Principles and Architectures. Elsevier, 2006, 777 p.

O.Novak, E.Gramatova, R.Ubar. Handbook of Testing Electronic Systems. Czech TU Publishing House, 2005, 395 p.

S.Mourad, Y.Zorian. Principles of Testing Electronic Systems. J.Wiley & Sons, Inc. New York, 2000, 420 p.

M.L. Bushnell, V.D. Agrawal. Essentials of Electronic Testing. Kluwer Academic Publishers, Boston / Dordrecht / London, 2000, 690 p.

E. Dubrova, Fault-Tolerant Design, Springer, 2013, 185 p.

Poznámka:

Předmět je nahrazen ekvivalentním NI-TSP. Informace o předmětu a výukové materiály naleznete na https://courses.fit.cvut.cz/NI-TSP/

Další informace:
https://courses.fit.cvut.cz/NI-TSP/
Pro tento předmět se rozvrh nepřipravuje
Předmět je součástí následujících studijních plánů:
Platnost dat k 11. 12. 2024
Aktualizace výše uvedených informací naleznete na adrese https://bilakniha.cvut.cz/cs/predmet1432106.html