Návrh obvodů technologií FPGA a ASIC

Garant předmětu:

Přednášející:

Cvičící:

Předmět zajišťuje:

katedra číslicového návrhu

Anotace:

Studenti získají znalosti návrhu obvodů na úrovni nutné na začátku kariéry v návrhové firmě. Rozumí vlastnostem technologií FPGA a ASIC a omezením, která se kladou na návrh. Ovládají pracovní postupy vhodné pro tyto technologie a znají základy řízení hardwarových projektů. Zvládají jak syntetické kroky návrhu, tak i kroky analytické, zejména základy verifikace obvodů. Rozumí struktuře programových systémů pro automatizaci návrhu a jejich požadavkům na informace, ví, co lze od automatických procesů očekávat.

Požadavky:

Logická hradla a klopné obvody, základy CMOS obvodů, návrh jednoduchých obvodů na úrovni hradel, automat a jeho synchronní realizace.

Osnova přednášek:

1. Charakteristiky HW návrhu. Dekompozice. Syntetické a analytické kroky. Ekonomika návrhu a výroby.

2. CMOS obvody, dynamické chování, spotřeba. Charakterizace technologie. Realizace programovatelné logické funkce a propojení.

3. Návrh synchronních číslicových systémů, časování, modely. Hodinové domény, přechod mezi nimi. Metastabilita.

4. Pracovní proces návrhu shora dolů, zdola nahoru, kroky, iterace. Řízení hardwarového projektu, metriky. Makrobloky. Opakované použití.

5. Programovatelné obvody: přehled, použití, programovací techniky. Obvody typu SPLD, CPLD.

6. Programovatelné obvody FPGA: architektury, logické bloky, propojení, výpočetní a komunikační bloky, paměti. Dynamické chování.

7. Návrhové styly integrovaných obvodů. Vliv submikronových technologií. Nástroje návrhu.

8. Postup návrhu na FPGA a ASIC, kritické rozdíly.

9. Verifikace: formální techniky (kontrola modelu a ekvivalence), pokročilá simulace, aserce, kombinované techniky založené na asercích.

10. Fyzický návrh: propojení, rozmístění, mapování na technologii.

11. Logická syntéza, základní podúlohy, formalismy. Syntéza zaměřená na časování a spotřebu.

12. Syntéza ze zadaného chování, oblasti použití.

13. Systémová úroveň, souběžný návrh software a hardware, dekompozice, návrh zjemňováním modelu.

Osnova cvičení:

1. Laboratoř: seznámení se s laboratoří a návrhovým systémem a deskami.

2. Laboratoř: návrh synchronního systému na FPGFA.

3. Laboratoř: návrh synchronního systému na FPGFA.

4. Laboratoř: návrh na FPGA s více hodinovými doménami.

5. Laboratoř: návrh na FPGA s více hodinovými doménami.

6. Laboratoř: návrh na FPGA s více hodinovými doménami.

7. Laboratoř: návrh na FPGA se zadanou rychlostí a externím časováním.

8. Laboratoř: návrh na FPGA se zadanou rychlostí a externím časováním.

9. Laboratoř: návrh na FPGA se zadanou rychlostí a externím časováním.

10. Laboratoř: verifikační úloha.

11. Laboratoř: verifikační úloha.

12. Laboratoř: verifikační úloha.

13. Laboratoř: verifikační úloha.

14. Prezentace poslední úlohy, zápočet

Cíle studia:

Předmět má za cíl vybudovat most od základů číslicových obvodů, které se studenti naučili v předchozím studiu, na úroveň, kdy budou rozumět profesionálním návrhářům. Porozumí souvislostem mezi technologiemi, programovými nástroji, pracovním postupem a kvalitou výsledku.

Studijní materiály:

Wilson, P. ''Design Recipes for FPGAs''. Newnes, 2007. ISBN 0750668458.

Poznámka:

Informace o předmětu a výukové materiály naleznete na https://moodle-vyuka.cvut.cz/course/view.php?id=2211

Další informace:

https://moodle-vyuka.cvut.cz/course/view.php?id=2211

Pro tento předmět se rozvrh nepřipravuje

Předmět je součástí následujících studijních plánů:

• Mgr. obor Webové a softwarové inženýrství, zaměření Informační systémy a management, 2016-2019 (volitelný předmět)