Struktury počítačových systémů
Kód | Zakončení | Kredity | Rozsah | Jazyk výuky |
---|---|---|---|---|
AD3B35SPS | Z,ZK | 6 | 14KP+6KC | česky |
- Garant předmětu:
- Přednášející:
- Cvičící:
- Předmět zajišťuje:
- katedra řídicí techniky
- Anotace:
-
Předmět je úvodem do oblasti základních hardwarových struktur výpočetních prostředků, jejich návrhu a architektury. Podává přehled o technických prostředcích klasických počítačů i specializovaných prostředků pro digitální a logické řízení.
- Požadavky:
-
Základní znalosti Booleovy algebry a logických obvodů.
Stránky předmětu: https://moodle.dce.fel.cvut.cz/
- Osnova přednášek:
-
1. Syntéza kombinačních logických obvodů. Hazardy v logických obvodech.
2. Základy HDL jazyků pro návrh obvodů výpočetní techniky.
3. Minimalizace logických funkcí z dané sady logických bloků. Kombinační obvody používané ve výpočetní technice: multiplexory, demultiplexory, dekodéry, komparátory, sčítačky, obvody zrychleného přenosu. Jejich popisy v HDL jazyce.
4. Programovatelné logické obvody PLD, GAL, iPLSI, XILINX. Úvod do jejich popisu v HDL jazyce.
5. Systém řízený událostmi a konečný automat jako jeho matematický model. Návrh a minimalizace synchronního a asynchronního automatu.
6. Sekvenční logické systémy. Syntéza asynchronních sekvenčních logických obvodů jako kombinačních log. obvodů se zpětnou vazbou. RS obvody. Struktura základních synchronních klopných obvodů JK a D.
7. Syntéza sekvenčních logických obvodů řízených hodinovým signálem a obvody používané v počítačích: Binární a dekadické čítače, Grayovy čítače, posuvné registry, řadiče přerušení. Příklady zápisů v HDL jazyce.
8. Od automatů k procesorům. Pevný a programovatelný řadič. Mikroprogramový automat. Mikroprocesor. Instrukční cykly. Klasická architektura počítače: CPU, sběrnice, paměť. von Neumannova, harvardská a modifikovaná harvardská architektura.
9. Struktura CPU, datové a adresní registry, čítač instrukcí, ukazatel zásobníku, typy instrukcí, adresní módy při lineárním adresování.
10. Strojový kód obecného procesoru. Základní instrukce.
11. Struktury a hierarchie pamětí: Cache jako asociativní paměť, operační paměť, sekundární paměti (disky), fragmentace paměti. Spolehlivost paměti.
12. Přerušení a výjimky. Zdroje přerušení, vnější (I/O) přerušení, přerušovací vektory, přerušení od časovače, přerušení generovaná CPU a řadičem paměťové sběrnice.
13. Problematika různé šíře adres generovaných CPU (logických adres) a fyzických adres paměti. Mapování, stránkování, segmentace. Ochrana paměti. DMA přenosy.
14. Odlišnosti průmyslových programovatelných automatů (PLC) od klasických počítačů: PLC, jejich struktura, vlastnosti a metody programování.
- Osnova cvičení:
-
1. Úvod, bezpečnost v laboratoři, organizace.
2. Minimalizace map, ukázka návrhu v HDL jazyce.
3. Dokončení návrhu HDL.
4. Příklady na použití HDL jazyka a programování PLD obvodů.
5. Samostatná práce - Řešení čítače s nepravidelnou posloupností.
6. Samostatná práce - Řešení kódového zámku.
7. Kontrolní test.
8. Metody návrhů řadičů a jejich popis v HDL jazyce.
9. Samostatná práce - Řešení jednoduchého automatu I.
10. Samostatná práce - Řešení jednoduchého automatu II.
11. Samostatná práce - Řešení řadiče I.
12. Samostatná práce - Řešení řadiče II.
13. Samostatná práce - Řešení řadiče III.
14. Zápočty. Náhradní testy.
- Cíle studia:
-
Úvod do struktury výpočetní techniky a základy konstrukce jednoduchých periférií počítačů.
- Studijní materiály:
-
Design, 4/E, Prentice Hall 2007, ISBN-10: 0131989243
2. Sasao, Tsutomu: Switching Theory for Logic Synthesis, Springer 1999, 376 p., Hardcover, ISBN: 978-0-7923-8456-4
3. Hachtel, G. D., Somenzi, F., Logic Synthesis and Verification Algorithms, Kluwer Academic. 1996.
4. DeMicheli G., Synthesis and Optimization of Digital Circuits, McGraw-Hill, 1994.
5. P. Ashar, S.Devadas, and A.R. Newton, Sequential Logic Synthesis, Kluwer Academic Publishers, Boston, 1992, Chapters 3 - 5.
- Poznámka:
-
Rozsah výuky v kombinované formě studia: 21p+6l
Stránky předmětu:
- Další informace:
- https://moodle.dce.fel.cvut.cz/course/view.php?id=5
- Pro tento předmět se rozvrh nepřipravuje
- Předmět je součástí následujících studijních plánů: