Praktika v návrhu číslicových obvodů

Přednášející:

Martin Novotný (gar.)

Cvičící:

Martin Novotný (gar.)

Předmět zajišťuje:

katedra číslicového návrhu

Anotace:

Studenti se naučí prakticky pracovat s moderními návrhovými nástroji způsobem používaným v praxi. Tedy naučí se vytvořit syntetizovatelný popis návrhu ve VHDL a realizovat tento návrh v hradlovém poli.

Požadavky:

Základní znalosti o architektuře počítače a jeho jednotek a o návrhu číslicových systémů.

Osnova přednášek:

1. Pracovní postup návrhu číslicových obvodů.

2. Řízení projektu, metriky a odhady.

3. Základy synchronního návrhu.

4. Technologie realizace číslicových obvodů - FPGA, ASIC.

5. Návrh na úrovni algoritmu, dekompozice do bloků.

6. Jazyk VHDL pro popis číslicových obvodů.

7. Popis obvodu na úrovni RTL - registry, čítače, multiplexery.

8. Popis obvodu na úrovni RTL - realizace aritmetiky.

9. Popis obvodu na úrovni RTL - použití pamětí.

10. Syntéza obvodu z úrovně RTL - constraints.

11. Plán verifikace, modely pro verifikaci.

12. Tvorba testovacího prostředí.

13. Návrh pro snadnou testovatelnost.

Osnova cvičení:

1. Cvičení probíhají v laboratořích. Studenti řeší úlohy z oblasti číslicového návrhu s využitím návrhového systému pro FPGA. Funkčnost navrženého obvodu studenti ověří na přípravku. Součástí cvičení je i samostatné řešení semestrálního projektu. V průběhu semestru studenti navštíví profesionální pracoviště zabývající se návrhem číslicových obvodů.

2. Úvodní cvičení

3. [3] Seznámení s návrhovým systémem, zadání semestrálních prací.

4. [3] Návrh a ověření jednoduššího synchronního obvodu.

5. [5] Samostatné řešení semestrálního projektu.

6. Návštěva pracoviště zabývajícího se návrhem číslicových obvodů.

7. Prezentace výsledků semestrálního projektu.

8. Hodnocení, zápočet.

Cíle studia:

Předmět je určen především pro prakticky orientované studenty bakalářského oboru výpočetní technika, kteří se chtějí seznámit se soudobým postupem návrhu číslicových obvodů. Pozornost je věnována zásadám synchronního návrhu, základům jazyka VHDL a implementačním technologiím FPGA a ASIC. Použití znalostí student prokáže v rámci semestrálního projektu

Studijní materiály:

https://edux.fit.cvut.cz/courses/BI-PNO/

Poznámka:

Rozsah=prednasky+proseminare+cviceni:2p+2c:Přednášející: Dr.-Ing. Martin Novotný

Další informace:

https://edux.fit.cvut.cz/courses/BI-PNO/

Rozvrh na zimní semestr 2011/2012:

	06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po	místnost T9:346 Novotný M. 12:45–14:15 (přednášková par. 1) Dejvice NBFIT učebnamístnost T9:345 Novotný M. 14:30–16:00 (přednášková par. 1 paralelka 101) Dejvice NBFIT HW ucebna
Út
St
Čt
Pá

Rozvrh na letní semestr 2011/2012:

Rozvrh není připraven

Předmět je součástí následujících studijních plánů:

• Počítačové inženýrství - verze pro ty, kteří se zapsali v roce 2009 a 2010 (povinný předmět oboru)
• Informační systémy a management - verze pro ty, kteří se zapsali v roce 2009 a 2010 (VO)
• Informatika, plán pro fázi studia bez oboru - verze pro ty, kteří se zapsali v roce 2009 a 2010 (VO)
• Informatika, plán pro fázi studia bez oboru - verze pro ty, kteří se zapsali v roce 2011 a 2012 (VO)
• Informační systémy a management - verze pro ty, kteří se zapsali v roce 2011 a 2012 (VO)
• Počítačové inženýrství - verze pro ty, kteří se zapsali v roce 2011 a 2012 (povinný předmět oboru)