Logo ČVUT
Loading...
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2011/2012

Jednotky počítače

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
BI-JPO Z,ZK 5 2+2 česky
Přednášející:
Alois Pluháček (gar.)
Cvičící:
Alois Pluháček (gar.), Pavel Kubalík
Předmět zajišťuje:
katedra číslicového návrhu
Anotace:

Studenti se seznámí s vnitřní strukturou a organizaci jednotek počítačů a procesorů a jejich interakcí s okolím a s organizaci hlavní paměti a dalších vnitřních pamětí (adresovatelných, LIFO, FIFO a CAM) a organizaci aritmetické jednotky. Seznámí se i s metodikou návrhu řadičů a s principy komunikace procesoru s okolím a architekturou sběrnicového systému.

Požadavky:

Základní znalosti o struktuře a architektuře číslicového počítače, principy návrhu kombinačních a sekvenčních logických obvodů, dvojková aritmetika, princip pamětí.

Osnova přednášek:

1. Organizace a struktura počítačů von Neumannovy koncepce.

2. Dvojkové sčítačky, odčítačky a obvody pro posuv jako jádro aritmetické jednotky.

3. Aritmetická jednotka jednoduchého procesoru.

4. Řadiče a řídicí jednotky; mikroprogramované řadiče.

5. Obvodové řadiče.

6. Dvojkové násobení a dělení a jejich realizace.

7. Základní principy zjišťování a opravy chyb.

8. Lineární a cyklické kódy.

9. Hlavní paměť - její možné organizace a komunikace s jinými jednotkami.

10. Další vnitřní paměti, jejich organizace a použití - adresovatelné, LIFO, FIFO, CAM.

11. V/V jednotky a jejich řízení - DMA, kanály a V/V procesory.

12. Sběrnice - typy, režimy činnosti a přidělování

13. Pohyblivá řádová čárka.

Osnova cvičení:

1. Číselné soustavy, převody a operace.

2. Reprezentace záporných čísel.

3. Jednoduchý procesor - instrukce, strojový kód, datová část.

4. Jednoduchý procesor - základní cyklus a styk s okolím.

5. Jednoduchý procesor - mikroprogramování.

6. Jednoduchý procesor - předvedení mikroprogramu.

7. Návrh klasického (obvodového) řadiče I.

8. Návrh klasického (obvodového) řadiče II.

9. Lineární kódy.

10. Cyklické kódy.

11. Návrh komponenty procesoru na bázi FPGA.

12. Předvedení navržené komponenty.

13. Rezerva a zápočet.

Cíle studia:

Cílem předmětu je seznámit budoucí počítačové inženýry se způsobem, jak si navrhnout vlastní procesor ke konkrétnímu účelu, jaké jednotky musí procesor a počítač obsahovat, jak spolu komunikují. Tyto znalosti a dovednosti jsou vyučovány metodou praktických experimentů implementovaných v hradlových polí za pomoci simulátorů.

Studijní materiály:

Hennesy, J. L., Patterson, D. A. ''Computer Architecture: A Quantitative Approach, Third Edition''. Morgan Kaufmann, 2002. ISBN 1558605967.

Tanenbaum, A. S. ''Structured Computer Organization (5th Edition)''. Prentice Hall, 2005. ISBN 0131485210.

Stallings, W. ''Computer Organization and Architecture: Designing for Performance (7th Edition)''. Prentice Hall, 2005. ISBN 0131856448.

Hamacher, C., Vranesic, Z., Zaky, S. ''Computer Organization''. McGraw-Hill, 2001. ISBN 0072320869.

Poznámka:
Rozvrh na zimní semestr 2011/2012:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
St
Čt
místnost T9:349
Pluháček A.
14:30–16:00
(přednášková par. 1)
Dejvice
NBFIT místnost
místnost T9:345
Kubalík P.
16:15–17:45
(přednášková par. 1
paralelka 101)

Dejvice
NBFIT HW ucebna
místnost T9:345
Kubalík P.
18:00–19:30
(přednášková par. 1
paralelka 102)

Dejvice
NBFIT HW ucebna

Rozvrh na letní semestr 2011/2012:
Rozvrh není připraven
Předmět je součástí následujících studijních plánů:
Platnost dat k 9. 7. 2012
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet1122806.html