Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2018/2019

Simulace číslicových obvodů

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
MI-SIM.16 Z,ZK 5 2+1 česky
Přednášející:
Martin Kohlík (gar.)
Cvičící:
Martin Kohlík (gar.)
Předmět zajišťuje:
katedra číslicového návrhu
Anotace:

Studenti získají podrobné informace o používání základních nástrojů pro návrh a simulaci číslicových obvodů velmi vysoké integrace (jazyky VHDL, Verilog). Budou rovněž seznámeni se základními vlastnostmi pokročilých nástrojů SystemVerilog a SystemC).

Požadavky:

Metody návrhu kombinačních i sekvenčních logických obvodů, znalost reprezentace čísel, znalost návrhu obvodů pro realizaci základních aritmetických operací.

Osnova přednášek:

1.Základní principy simulace, úrovně abstrakce popisu číslicových obvodů.

2.[5] VHDL: entity, architektury, přehled datových typů a příslušných operací, delta zpoždění, setrvačné zpoždění, transportní zpoždění, sekvenční prostředí, atributy signálů, rezoluční funkce, syntetizovatelné konstrukce jazyka, vytváření uživatelských knihoven, data-flow popis, bloky, strážené bloky, strážené příkazy, strážené signály, strukturní popis, konfigurace strukturních architektur, vytváření testů.

3.[5] Verilog: analogie s VHDL, moduly a jejich rozhraní, přehled datových typů a operací, sekvenční prostředí, nedeterministické chování Verilogu, blokující a neblokující přiřazení, paralelní prostředí, sítě a strategie sil, syntetizovatelné konstrukce jazyka, modelování struktur, primitivní elementy Verilogu, vytváření testů.

4.[2] Moderní trendy v simulaci číslicových obvodů (transaction level modeling, coverage driven random testbench, assertions). SystemC & SystemVerilog: souhrnná charakteristika. Metody paralelní simulace.

Osnova cvičení:

1. Seznámení se systémem MODELSIM.

Demonstrace ukázkových příkladů v

jazyce VHDL.

2. Práce na 1. projektu.

3. Práce na 1. projektu.

4. Práce na 2. projektu.

5. Práce na 3. projektu.

6. Vyhodnocení projektů a zápočet

Cíle studia:

Cílem předmětu je seznámit studenty s principy kvaziparalelní simulace struktur, s vlastnostmi výše zmíněných jazyků a s jejich použitím pro simulaci i syntézu obvodů.

Studijní materiály:

Dewey, A. M. Analysis and Design of Digital Systems with VHDL. International Thomson Publishing, 1996. ISBN 0534954103.

Cohen, B. VHDL Coding Styles and Methodologies. Springer, 1999. ISBN 0792384741.

Ciletti, M. D. Advanced Digital Design with the Verilog HDL. Prentice Hall, 2002. ISBN 0130891614.

Bhasker, J. A SystemC Primer. Star Galaxy Publishing, 2004. ISBN 0965039129.

Grötker, T., Liao, S., Martin, G., Swan, S. System Design with SystemC. Springer, 2002. ISBN 1402070721.

Poznámka:

Informace o předmětu a výukové materiály naleznete na https://courses.fit.cvut.cz/MI-SIM/

Rozsah: 2p+1c

Další informace:
https://courses.fit.cvut.cz/MI-SIM/
Rozvrh na zimní semestr 2018/2019:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
St
Čt
místnost TH:A-1042
Kohlík M.
12:45–14:15
SUDÝ TÝDEN

(přednášková par. 1
paralelka 101)

Thákurova 7 (FSv-budova A)
Hlavickova laborka
místnost TH:A-1247
Kohlík M.
14:30–16:00
(přednášková par. 1)
Thákurova 7 (FSv-budova A)
seminární místnost
místnost TH:A-1042
Kohlík M.
12:45–14:15
LICHÝ TÝDEN

(přednášková par. 1
paralelka 102)

Thákurova 7 (FSv-budova A)
Hlavickova laborka

Rozvrh na letní semestr 2018/2019:
Rozvrh není připraven
Předmět je součástí následujících studijních plánů:
Platnost dat k 21. 2. 2019
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet4750306.html