Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2020/2021

Technika číslicových systémů

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
17PBTTCS Z,ZK 4 2P+2C česky
Přednášející:
Jan Uhlíř (gar.)
Cvičící:
Tomáš Funda
Předmět zajišťuje:
katedra informačních a komunikačních technologií v lékařství
Anotace:
Požadavky:
Osnova přednášek:

1. Kombinační logika. Logická funkce a její zápis tabulkou, mapou, Booleovou rovnicí. Základní zákony Booleovy algebry, minimalizace

kombinační logické funkce.

2. Kategorie a skupiny logických integrovaných obvodů: MSI kombinační obvody (hradla, dekodéry, multiplexery, aritmetické jednotky),

registry, budiče sběrnic a stykové obvody.

3. Logické a aritmetické operace, reprezentace čísel v celočíselné aritmetice (dvojkový doplněk, BCD, pohyblivý řád binárních čísel).

Dvojková sčítačka, aritmeticko-logická jednotka, paralelní násobička.

4. Elektronické logické členy, řady logických členů (technologické struktury - rodiny), základní parametry jednotlivých struktur (statické a

dynamické), kompatibilita a propojování různých technologických struktur.

5. Sběrnice a propojovací vedení, přenos logických signálů, odrazy a rušení na spojích mezi obvody. Paralelní spojování výstupů, kolize

výstupů, agresivita logických stavů, třístavové výstupy.

6. Sekvenční automat, synchronní a asynchronní režim. Čítače (klopné obvody JK, D, posuvné registry, registry dat, čítače binární, dekadické,

s volitelným modulem - asynchronní a synchronní)

7. Paměti s adresovým přístupem ROM, EPROM, EEPROM, Flash. Statické a dynamické paměti RAM, vnitřní struktury, paměti FIFO, LIFO

8. Programovatelné logické obvody. Příklady - paměti PROM, obvody PAL, CPLD, FPGA. Standardní způsoby popisu funkce logického

obvodu (HDL). Praktický postup aplikace

9. Konstrukce řadiče, direktivní řadič s mikroprogramem v paměti ROM, zpětnovazební mikroprogramový automat.

10. Architektura procesoru, elementy vnitřní struktury procesoru a jejich vzájemná spolupráce. Úloha řadiče a jeho konstrukce, řízení adresové

a datové sběrnice, definice signálů řídicí sběrnice.

11. Architektura mikropočítače, procesor, paměť programu a dat, stykové obvody, fáze činnosti počítače, prostředky zrychlení - překrývání

fází, paralelní procesing.

12. Přenos dat mezi subsystémy, paralelní přenos: časový diagram vzájemné komunikace mezi funkčními bloky, handshake, třístavová

sběrnice. Sériový synchronní a asynchronní přenos: napěťové úrovně sériových přenosových standardů.

13. Elementární příkazy strojově závislých jazyků (asembler). Procesy při překladu z vyšších jazyků.

14. Opakování, rezerva

Osnova cvičení:

1. Úvod do kombinační logiky, logické členy, jednoduché návrhové postupy, cvičení v návrhu kombinačního obvodu ze zadaných součástek

(omezení dané výrobním sortimentem), hodnocení statického a dynamického chování navrženého obvodu. Samostatný návrh kombinačního

obvodu, kreslení schémat a jejich popis.

2. Možnosti simulace kombinačních obvodů. MicroCap jeho použití při konstrukci logických obvodů, simulace navrženého obvodu v systému

MicroCap.

3. Realizace obvodu na propojovacím poli a měření.

4. Postupy převodů mezi číselnými soustavami, logické struktury pro aritmetické operace - jejich simulace a časová analýza s reálnými

funkčními bloky

5. Zadání a výklad k samostatné projektové úloze z logických obvodů.

6. Vlastnosti elementů sekvenčních systémů, simulace chování základních funkčních bloků, prostředky popisu sekvenčního automatu.

7. Návrh sekvenčního obvodu. Simulace navrženého obvodu v systému MicroCap.

8. Realizace obvodu na propojovacím poli a měření.

9. Návrh sekvenčního automatu s mikroprogramem v paměti ROM. Návrh obsahu paměti a konstrukce pomocných obvodů pro inicializaci a

možnosti modifikace běhu mikroprogramů.

10. Návrh adresových dekodérů a konstrukce paměťového pole složeného z bloku ROM a RAM, konzultace samostatné práce.

11. Prezentace samostatné práce.

12. Prezentace samostatné práce.

13. Diskuse nad konstrukcí jednočipového počítače pro jednoduchou řídicí aplikaci.

14. Zápočet, opakování

Cíle studia:
Studijní materiály:

Povinná:

. Lafata, P. - Hampl, P. - Pravda, M. Digitální technika. 1. vyd. Praha: Vydavatelství ČVUT, 2011

. Boylestad, R. et al.: Electronic Devices and Circuit Theory (7th Edition) , PRENTICE HALL, 1998

Doporučená:

. Kolouch, J.:Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů, Vutium, 2012

Poznámka:
Další informace:
https://skolicka.fbmi.cvut.cz/
Rozvrh na zimní semestr 2020/2021:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
St
Čt
místnost AL:101
Uhlíř J.
09:00–10:50
(přednášková par. 1)
Praha 2 - Albertov
Albertov - učebna
místnost AL:101
Funda T.
11:00–12:50
(přednášková par. 1
paralelka 1)

Praha 2 - Albertov
Albertov - učebna

Rozvrh na letní semestr 2020/2021:
Rozvrh není připraven
Předmět je součástí následujících studijních plánů:
Platnost dat k 2. 3. 2021
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet4742706.html