Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2023/2024
UPOZORNĚNÍ: Jsou dostupné studijní plány pro následující akademický rok.

Mikroprocesory pro výkonové systémy

Předmět není vypsán Nerozvrhuje se
Kód Zakončení Kredity Rozsah Jazyk výuky
BD1B14MIS Z,ZK 5 14+6l česky
Garant předmětu:
Přednášející:
Cvičící:
Předmět zajišťuje:
katedra elektrických pohonů a trakce
Anotace:

Předmět se zabývá základními prvky logických kombinačních a sekvenčních obvodů a jejich využitím při stavbě periferií mikroprocesoru pro řízení výkonových systémů. Zároveň jsou definovány požadavky na procesor pro řízení pohonu v reálném čase ? ALU, systém přerušení, DMA atd. Dále jsou probírány obvody pro úpravu signálů vně počítače pro zpracování a převod analogového signálu na digitální.

Požadavky:

Aktivní účast na cvičeních, vlastní vypracování laboratorních úloh

Osnova přednášek:

1.Úvod - digitální technika

2.Logické funkce, logické kombinační obvody, hradlová pole

3.Logické sekvenční obvody, formy popisu, struktura, návrh synchronních obvodů

4.Typické stavební bloky digitálního systému (kombinační a sekvenční)

5.Speciální bloky počítačů výkonových systémů

6.Prostředky pro vývoj řídicích programů a programovací jazyky

7.Systémová struktura řídicího počítače výkonových systémů

8.Systém přerušení a DMA

9.Měření analogových a impulsních signálů počítačem

10.Generování přesných impulsních signálů pro měniče

11.Digitální komunikace mezi počítači UART, SPI, CAN, I2C, Ethernet

12.Signálové procesory (DSP)

13.Struktura řídicích programů

14.Rezerva

Osnova cvičení:

1.Úvod do návrhového systém ISE pro FPGA obvody

2.Úloha 1: Kombinační obvody

3.Úloha 1: Kombinační obvody

4.Úloha 2: Sekvenční obvody

5.Úloha 2: Sekvenční obvody

6.Úvod do vývojového systému MPLAB pro mikrokontorlery

7.Úloha 3: Malý servopohon ? část 1

8.Úloha 3: Malý servopohon ? část 1

9.Úloha 4: Malý servopohon ? část 2

10.Úloha 4: Malý servopohon ? část 2

11.Úloha 4: Malý servopohon ? část 2

12.Test

13.Dodatečné odevzdávání úloh

14.Zápočet

Cíle studia:
Studijní materiály:

[1] Přednášky k předmětu A1B14MIS.

[2] Perrin, J.P., Denouette, M., Daclin, E.: Logické systémy. SNTL, Praha 1972.

[3] Pinker, J., Poupa, M.: Číslicové systémy a jazyk VHDL. BEN, Praha 2006.

[4] Herout, P.: Učebnice jazyka C. 5. vyd. Kopp, Č.Budějovice, 2008.

[5] Microchip: MPLAB C18 C Compiler, Getting Started, 2005, DS51295

[6] Microchip: MPLAB C18 C Compiler User?s Guide, 2005, DS51288J.

[7] Microchip: PIC18F87J11 Family Data Sheet, 2009, DS39778D.

Poznámka:

Rozsah výuky v kombinované formě studia: 14p+6l

Další informace:
Pro tento předmět se rozvrh nepřipravuje
Předmět je součástí následujících studijních plánů:
Platnost dat k 27. 3. 2024
Aktualizace výše uvedených informací naleznete na adrese https://bilakniha.cvut.cz/cs/predmet4689306.html