Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2018/2019

Architektury počítačových systémů

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah Jazyk výuky
BIK-APS.1 Z,ZK 5 14KP+4KC česky
Přednášející:
Michal Štepanovský
Cvičící:
Michal Štepanovský
Předmět zajišťuje:
katedra počítačových systémů
Anotace:

Studenti rozumějí architekturám počítačů s univerzálními procesory na úrovni strojových instrukcí s důrazem na proudové zpracováníinstrukcí a paměťovou hierarchii. Získají znalosti základních konceptů RISC a CISC architektur, naučí se, jak moderní počítače pracujía jak jsou konstruovány. Naučí se technologie dnešních procesorů sloužící ke zvýšení rychlosti vykonávání programů. Získají schopnost optimalizovat jejich programy za účelem maximálního využití procesoru. Seznámí se s myšlenkami současných trendů v oblasti počítačových architektur a s tím souvisejícím dopadem na software. Studenti rovněž porozumí architekturám vektorových procesorů a jejich využitímv dnešních mikroprocesorech. Porozumí také principům a architekturám víceprocesorových systémů se sdílenou pamětí a problematice paměťové konzistence u těchto systémů.

Požadavky:

Znalost základů kombinačních a sekvenčních logických obvodů. Znalost fungování počítače na úrovni strojových instrukcí,programování v jazyce strojových instrukcí. Programování v jazyce C, funkce překladače z vyššího programovacího jazyka.

Osnova přednášek:

1. Úvod, kvantitativní principy návrhu počítačů, hodnocení výkonnosti a propustnosti počítačů, CPU výkonnostní rovnice, zkušební úlohy,Amdahlův zákon.

2. Soubor intrukcí pro procesor a jeho klasifikace, charakteristika souboru instrukcí procesoru RISC.

3. Soubor instrukcí - dokončení, RISC vs CISC, řídící instrukce a jejich implementace.

4. Proudově pracující datové cesty a řadiče, proudové zpracování instrukcí u jednoduchého RISC procesoru.

5. Složitější proudové zpracování instrukcí, hazardy a jejich řešení, FP pipeline.

6. Paměťová hierarchie, skrytá paměť (cache).

7. Paměťová hierarchie, virtuální paměť.

8. Paralelismus na úrovni instrukcí, superskalární a superpipelinové procesory, procesory VLIW.

9. Přesné přerušení, pipelining procesorů CISC, dynamické plánování instrukcí a spekulace, vícevláknové procesory. Virtualizace hardwaru.

10. Vektorové počítače, GPU akcelelerátory.

11. Úvod do paralelních architektur počítačů. Koherence skrytých pamětí a paměťová konzistence a synchronizace v multiprocesorech sesdílenou pamětí.

Osnova cvičení:
Cíle studia:

Studenti rozumějí architekturám počítačů s univerzálními procesory na úrovni strojových instrukcí s důrazem na proudové zpracováníinstrukcí a paměťovou hierarchii. Získají znalosti základních konceptů RISC a CISC architektur, naučí se, jak moderní počítače pracujía jak jsou konstruovány. Naučí se technologie dnešních procesorů sloužící ke zvýšení rychlosti vykonávání programů. Získají schopnost optimalizovat jejich programy za účelem maximálního využití procesoru. Seznámí se s myšlenkami současných trendů v oblasti počítačových architektur a s tím souvisejícím dopadem na software. Studenti rovněž porozumí architekturám vektorových procesorů a jejich využitímv dnešních mikroprocesorech. Porozumí také principům a architekturám víceprocesorových systémů se sdílenou pamětí a problematice paměťové konzistence u těchto systémů.

Studijní materiály:

[1] Dvořák, V. - Drábek, V.: Architektura procesorů, Brno: Vutium, 1999, 80-214-1458-8,

[2] Patterson, D. A. - Hennessy, J. L.: Computer Organization and Design: The Hardware/Software Interface, 4th Edition, Morgan Kaufmann, 2011, 978-0123747501,

[3] Hennessy, J. L. - Patterson, D. A.: Computer Architecture: A Quantitative Approach, 5th Edition, Morgan Kaufmann, 2011, 978-0123838728,

Poznámka:

Informace o předmětu a výukové materiály naleznete na https://courses.fit.cvut.cz/BI-APS/

14+0+4

Další informace:
https://courses.fit.cvut.cz/BI-APS/
Rozvrh na zimní semestr 2018/2019:
Rozvrh není připraven
Rozvrh na letní semestr 2018/2019:
Rozvrh není připraven
Předmět je součástí následujících studijních plánů:
Platnost dat k 20. 8. 2019
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet3469206.html