Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2019/2020

Hardware počítačů

Předmět není vypsán Nerozvrhuje se
Kód Zakončení Kredity Rozsah Jazyk výuky
14Y1HW KZ 2 2P+0C česky
Přednášející:
Cvičící:
Předmět zajišťuje:
ústav aplikované informatiky v dopravě
Anotace:

Návrh kombinačních a sekvenčních logických obvodů, realizace pomocí hradlových polí, jazyk VHDL. Architektura počítačů, struktury jednotlivých částí počítačů - řadiče, aritmetické jednotky, pamětí, V/V podsystému, typická rozhraní a sběrnice (PCI Express, I2C, SPI, USB), architektura jednočipových mikropočítačů.

Požadavky:

Znalost základů logických obvodů.

Osnova přednášek:
Osnova cvičení:
Cíle studia:

Naučit studenty navrhovat složitější číslicové obvody na hradlových polích FPGA, seznámit je s architekturou počítačů a typickými rozhraními.

Studijní materiály:

Fábera, V.: Úvod do hardware počítačů, skripta ČVUT, 2005

Král, J.: Řešené příklady ve VHDL - Hradlová pole FPGA pro začátečníky, BEN, 2010

Poupa, M., Pinkr, J.: Číslicové systémy a jazyk VHDL, BEN, 2006

Poznámka:
Další informace:
Pro tento předmět se rozvrh nepřipravuje
Předmět je součástí následujících studijních plánů:
Platnost dat k 18. 10. 2019
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet24065005.html