Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2020/2021

Hardware počítačů

Předmět není vypsán Nerozvrhuje se
Kód Zakončení Kredity Rozsah Jazyk výuky
14Y1HW KZ 2 2P+0C česky
Přednášející:
Cvičící:
Předmět zajišťuje:
ústav aplikované informatiky v dopravě
Anotace:

Architektura počítačů, základy návrhu logických obvodů a jejich realizace pomocí hradlových polí. Struktura a návrh jednotlivých částí počítačů v detailu – řadiče, aritmetické jednotky, V/V podsystému.

Požadavky:

Znalost základů logických obvodů.

Osnova přednášek:
Osnova cvičení:
Cíle studia:

Naučit studenty navrhovat složitější číslicové obvody na hradlových polích FPGA, seznámit je s architekturou počítačů a typickými rozhraními.

Studijní materiály:

Fábera, V.: Úvod do hardware počítačů, skripta ČVUT, 2005

Král, J.: Řešené příklady ve VHDL - Hradlová pole FPGA pro začátečníky, BEN, 2010

Poupa, M., Pinkr, J.: Číslicové systémy a jazyk VHDL, BEN, 2006

Poznámka:
Další informace:
Pro tento předmět se rozvrh nepřipravuje
Předmět je součástí následujících studijních plánů:
Platnost dat k 25. 2. 2021
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet24065005.html