ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2020/2021

# Computer Structures and Architectures

Kód Zakončení Kredity Rozsah Jazyk výuky
BIE-SAP Z,ZK 6 2P+1R+2C anglicky
Předmět nesmí být zapsán současně s:
Struktura a architektura počítačů (BI-SAP)
Přednášející:
Petr Fišer, Jiří Douša (gar.)
Cvičící:
Petr Fišer, Jiří Douša (gar.), Peter Guľa, Pavel Kubalík
Předmět zajišťuje:
katedra číslicového návrhu
Anotace:

Students understand basic digital computer units and their structures, functions, and hardware implementation: ALU, control unit, memory system, inputs, outputs, data storage and transfer. In the labs, students gain practical experience with the design and implementation of the logic of a simple processor using modern digital design tools.

Basic knowledge of physical principles of digital circuits (transistors as switches, implementation of registers, data storage principles) and fundamentals of discrete mathematics (number representation systems, Boolean algebra).

Osnova přednášek:

1. Introduction, basic architecture of a computer, data representation.

2. Logic functions and their descriptions, combinational circuits, implementation using gates.

3. Sequential circuits. Synchronous design, implementation using gates and flip-flops. Mealy and Moore automata.

4. Typical circuit components of a computer, their implementations (encoder, adder, counter, register).

5. Arithmetic operations with numbers in fixed-point representation.

6. Architecture of the AVR processor; machine code and assembler.

7. Implementation of arithmetic operations with numbers in foating point. representation.

8. Processor data path; arithmetic and logic unit.

9. Memories - memory cell structure, static and dynamic memories, LIFO &amp; FIFO memories.

10. Buses &amp; interrupts.

11. Memory hierarchical system, cache memory.

12. Processor control units, RISCs &amp; CISC processors.

Osnova cvičení:

2. Boolean algebra, minimization, gates.

3. Combinatorial circuits, converters.

4. Minimization, gate-level design, logic functions.

5. Sequential circuits, counter, sequence matching.

6. Sequential design, graph of transitions, table, implementation using D-type flip-flops and gates.

7. Architecture of the AVR processor, sample program.

8. Arithmetics, addition, negative numbers, overflow, complement code.

9. Program - shifts, ASCII.

10. Test, project assignment. Assembler.

11. Project work - display.

12. Arithmetic programs, shifts, control of peripherals.

13. Project result presentations.

Cíle studia:

The module teaches basic knowledge of digital computer construction principles: how a computer performs its operations, what the machine code is and how it is related to higher programming languages.

Studijní materiály:

1. Douša, J., Pluháček, A.

„Introduction to Computer Systems“. Praha: ČVUT, 2000. ISBN 80-01-02103-3.

2. Gajski, D. D. „Principles of Digital Design“. Prentice Hall, 1996. ISBN 0133011445.

3. Friedman, A. D., Menon, P. R. „Theory and Design of Switching Circuits“. Computer Science Press, 1975. ISBN 0914894528.

4. McCluskey, E. J. „Logic Design Principles“. Prentice-Hall, 1986. ISBN 0135397685.

5. Sasao, T. „Switching Theory for Logic Synthesis“. Springer, 1999. ISBN 0792384563.

Poznámka:

Information about the course and courseware are available at https://courses.fit.cvut.cz/BIE-SAP/

Další informace:
https://courses.fit.cvut.cz/BIE-SAP/
Rozvrh na zimní semestr 2020/2021:
Rozvrh není připraven
Rozvrh na letní semestr 2020/2021:
 06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00 místnost TH:A-949Douša J.11:00–12:30(přednášková par. 1)Thákurova 7 (FSv-budova A)KSI konzultacni mistnostmístnost TH:A-1435Douša J.18:00–19:30LICHÝ TÝDEN(přednášková par. 1paralelka 101)Thákurova 7 (FSv-budova A)zasedačka 1435 místnost T9:107Douša J.11:00–12:30(přednášková par. 1)DejvicePosluchárnamístnost TH:A-s135Douša J.18:00–19:30LICHÝ TÝDEN(přednášková par. 1paralelka 101)Thákurova 7 (FSv-budova A)As135 místnost TH:A-1042Kubalík P.Guľa P.09:15–10:45(přednášková par. 1paralelka 101)Thákurova 7 (FSv-budova A)Hlavickova laborkamístnost TH:A-1042Fišer P.Guľa P.12:45–14:15(přednášková par. 1paralelka 101)Thákurova 7 (FSv-budova A)Hlavickova laborka místnost TH:A-1048Fišer P.Guľa P.11:00–12:30(přednášková par. 1paralelka 101)Thákurova 7 (FSv-budova A)Servitova laborka
Předmět je součástí následujících studijních plánů:
Platnost dat k 15. 4. 2021
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet1448306.html