Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2018/2019

Systémy na čipu

Předmět není vypsán Nerozvrhuje se
Kód Zakončení Kredity Rozsah Jazyk výuky
MI-SOC Z,ZK 4 2+1 česky
Přednášející:
Cvičící:
Předmět zajišťuje:
katedra číslicového návrhu
Anotace:

Studenti získají klíčové znalosti a dovednosti návrháře rozsáhlých číslicových zařízení. Poznají architektury takových systémů a způsoby komunikace jejich částí. Studenti zvládnou pracovní postup návrhu těchto architektur, jejich programového i technického vybavení. Seznámí se s metodami konstrukce systémů odolných proti poruchám a se současnými metodami verifikace velkých číslicových obvodů.

Požadavky:

Návrh a testování kombinačních a synchronních sekvenčních obvodů, příslušné pracovní postupy. Modelování systémů a příslušné jazyky. Základní přehled metod verifikace.

Osnova přednášek:

1. Charakteristika systémů na čipu, požadavky, granularita, možnosti realizace.

2. Komunikace na čipu, latence, propustnost, architektury.

3. Dekompozice na programové a technické vybavení, prozkoumávání návrhového prostoru.

4. Časování na úrovni systému, algoritmy plánování, architektury spouštěné časem.

5. Operační systémy reálného času, architektura, realizace synchronizačních primitiv, rozhraní.

6. Programování pro reálný čas, programové vybavení odolné proti následkům chyb.

7. Časování a synchronizace technického vybavení, modely přesné na takt komunikace, zjemňování modelů.

8. Sítě na čipu (NoC), realizace směrovacích algoritmů.

9. Opakovaná použitelnost, nakupované makrobloky, standardy provozních a testovacích rozhraní.

10. Metody verifikace systémů na čipu. Aserce, jazyky specifikace vlastností, kontrola modelu.

11. Verifikace simulací, sledování a řízení pokrytí, náhodné stimuly.

12. Verifikace protokolů, automatů, rozhraní, datových cest. Verifikace kontrolou ekvivalence. Metody verifikace programového vybavení, souběžná verifikace programového a technického vybavení.

13. Rozsáhlé systémy odolné proti poruchám, techniky zajištění odolnosti v programovém a technickém vybavení.

Osnova cvičení:

1. HW/SW Co-Design (Xilinx Zynq)

2. HW/SW Co-Design - implementace vzorového příkladu

3. Návrh procesoru v systému CODASIP

5. Konzultace a implementace

6. Semestrální projekty pro platformu Zynq

7. Realizace a diskuse o výsledcích.

Cíle studia:

Moderní vysoce integrované číslicové systémy jsou navrhované s cílem dosahovat vysoký výpočetní výkon, malé rozměry a nízkou spotřebu energie. Předmět učí studenty dovednostem nutným pro konstrukci takových systémů na úrovni programového i technického vybavení, protože tyto oblasti jsou zde těsně provázány. Nicméně, návrh je pouze část celé hry. Na konferencích se 10 let intenzivně diskutuje o obtížnosti verifikací správnosti systémového návrhu. Proto předmět prezentuje současný stav oboru jako potřebnou kvalifikaci tzv. verifikačního inženýra. Poslední část je věnována konstrukci kriticky důležitých systémů.

Studijní materiály:

Pasricha, S., Dutt, N. ''On-Chip Communication Architectures: System on Chip Interconnect''. Morgan Kaufmann, 2008. ISBN 012373892X.

Erbas, G. ''System-Level Modeling and Design Space Exploration for Multiprocessor Embedded System-on-Chip Architectures''. Amsterdam University Press, 2006. ISBN 9056294555.

Poznámka:

Rozsah=prednasky+proseminare+cviceni2p+1c.

Další informace:
Pro tento předmět se rozvrh nepřipravuje
Předmět je součástí následujících studijních plánů:
Platnost dat k 21. 2. 2019
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet1431306.html