Logo ČVUT
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2019/2020

Semináře z číslicového návrhu

Předmět není vypsán Nerozvrhuje se
Kód Zakončení Kredity Rozsah Jazyk výuky
XP36SCN ZK 4 2+2s česky
Přednášející:
Cvičící:
Předmět zajišťuje:
katedra počítačů
Anotace:

Předmět se zabývá problematikou realizace a implementace číslicových obvodů - kombinačních i sekvenčních, s ohledem na moderní návrhové platformy, programovatelné i zákaznické obvody, časování, optimalizaci a verifikaci.

Požadavky:

Znalosti z přemmětů zaměření PCS.

Osnova přednášek:

1. Kombinační syntéza

Reprezentace logické funkce (BDD, AIG, aj.), vlastnosti. Minimalizace reprezentací logických funkcí, algebraické a booleovské metody dekompozice. Mapování na technologii.

2. Sekvenční obvody

Teorie automatů, ekvivalence, dekompozice, realizace automatů, optimalizace synchronních obvodů. Retiming. Asynchronní sekvenční obvody.

3. Kombinatorické algoritmy v logické syntéze

Řešení problému splnitelnosti booleovské formule (SAT), problému pokrytí. Heuristické a exaktní metody. On-line optimalizace.

4. Elektrická úroveň a časování

Signály, šumová imunita, odrazy. Elmag. kompatibilita, přeslechy, rušení na zemním vodiči, napájení, rozvody hodin. Metastabilita. Časová nestabilita (jitter). Analýza synchronních obvodů. Vztahy časových domén, převod signálů mezi doménami. Vlastnosti technologií s ohledem na časování. Časové modely.

5. EDA systémy

Struktura, procesy, možné pracovní postupy. Import a export dat. Nestandardní postupy.

6. Verifikace

Kontrola modelu, kontrola ekvivalence. Implicitní a explicitní modely. Jazyk PSL. Aserce, knihovny asercí. Smíšené metody verifikace.

Osnova cvičení:
Cíle studia:

Předmět má rozvíjet praktické a teoretické znalosti z magisterských předmětů zaměření „Projektování číslicových systémů“ s využitím nejnovějších světových trendů v oblasti číslicového návrhu.

Studijní materiály:

G. D. Hachtel, F. Somenzi: „Logic Synthesis and Verification Algorithms“, Kluwer Academic Pub, 1996, 564 p.

S. Hassoun, T. Sasao, „Logic Synthesis and Verification“, Boston, MA, Kluwer Academic Publishers, 2002, 454 p.

Sborníky konferencí o číslicovém návrhu, např. DDECS, DSD-EUROMICRO, ISWBP apod.

Poznámka:
Další informace:
Pro tento předmět se rozvrh nepřipravuje
Předmět je součástí následujících studijních plánů:
Platnost dat k 3. 6. 2020
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet1036206.html