Digitální technika

Přednášející:

Jiří Sýkora (gar.), Jan Bičák

Cvičící:

Petr Hampl, Jiří Sýkora (gar.), Jan Bičák, Petr Skalický

Předmět zajišťuje:

katedra telekomunikační techniky

Anotace:

Cílem předmětu je seznámit studenty jak s principy klasických, tak programovatelných logických obvodů a jejich praktického využití při návrhu digitálních systémů. Při výkladu digitálních obvodů bude používán klasický popis pomocí hradel a popis jazykem VHDL. Během cvičení si studenti vyzkouší práci s reálnými hradly, změří jejich statické a dynamické vlastnosti. Dále budou ověřovat funkci digitálních obvodů v simulátoru a provádět realizaci v hradlových polích. Cvičení bude zakončeno projektem, na kterém si studenti prakticky vyzkouší návrh a testování jednoduchého digitálního systému pomocí hradlového pole.

Požadavky:

Základy elektrických obvodů a základy algoritmizace.

Osnova přednášek:

1.Digitální technika, základní pojmy, informace, číselné soustavy, kódy

2.Kombinační obvody - Booleova algebra, logické výrazy, pravdivostní tabulka, minimalizace, mapy, návrh kombinačních obvodů

3.Jazyk VHDL

4.Přechodné děje v kombinačních obvodech - zpoždění signálů, hazardní stavy, způsoby odstranění hazardu

5.Základní funkční bloky - dekodér, multiplexor, demultiplexor, prioritní kodér, číslicový komparátor, sčítačka, odčítačka, převodník kódu

6.Asynchronní a synchronní klopné obvody, S-R, T, D, J-K, transformace klopných obvodů, blokování

7.Registry a čítače - datové registry, posuvné registry, charakteristika čítačů, asynchronní a synchronní čítače, nulování, přednastavení

8.Sekvenční obvody - přechodová a výstupní funkce, různé formy popisu, konečný stavový automat

9.Paměti - rozdělení, parametry, paměť sériová a paralelní, vnitřní uspořádání, použití paměti v kombinačních obvodech

10.Programovatelné logické obvody (PLD, CPLD)

11.Programovatelná hradlová pole (PGA, FPGA)

12.Mikroprogramový automat, mikroprocesorový systém a jeho využití pro realizaci logických funkcí

13.Návrh digitálních systémů

14.Testování digitálních systémů

Osnova cvičení:

1.Úvod, základy počítání v číselných soustavách, úvod k laboratornímu cvičení

2.Lab. cvičení: práce se základními hradly, měření statických a dynamických parametrů

3.Minimalizace logických funkcí, realizace logických funkcí pomocí hradel

4.Úvod do vývojového prostředí a simulátoru, VHDL

5.Realizace kombinačních obvodů - dekodér, multiplexor, sčítačka, ...

6.Realizace klopných obvodů R-S, D, T, JK

7.Spojování jednotlivých bloků

8.Realizace sekvenčních obvodů, čítače, posuvné registry

9.Seznámení s vývojovým kitem a měřicím pracovištěm na praktické úloze

10.Realizace projektu - 1. část, kontrola výsledků

11.Realizace projektu - 2. část, kontrola výsledků

12.Realizace projektu - 3. část, kontrola výsledků

13.Realizace projektu - 4. část, kontrola výsledků celého projektu

14.Odevzdání zprávy k projektu, zápočet

Cíle studia:

Studijní materiály:

[1]Pinker, J. - Poupa, M. Číslicové systémy a jazyk VHDL. 1. vyd. Praha: Vydavatelství BEN, 2006, 352 s., ISBN: 80-7300-198-5

[2]Brown, S. - Vranesic, Z. Fundamentals of Digital Logic with VHDL Design with CD-ROM. 2 ed., McGraw-Hill, 2004, 939 p., ISBN 07-249938-9

[3]Havlan, M. - Šedivý, M. - Hudousek, O. - Burčík, J. - Kosek, P. Konstrukce telekomunikačních zařízení. 1. vyd. Praha: Vydavatelství ČVUT, 2004. 199 s. ISBN 80-01-03035-0.

[4]Xilinx [online]. 2008 [cit. 2008-05-27]. Dostupný z WWW: <http://www.xilinx.com/>

Poznámka:

Rozvrh na zimní semestr 2011/2012:

	06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út	místnost T2:C3-337 Sýkora J. Bičák J. 12:45–14:15 (přednášková par. 1) Dejvice Posluchárna
St	místnost T2:B3-812a Hampl P. Skalický P. 12:45–14:15 (přednášková par. 1 paralelka 101) Dejvice Laboratoř K332
Čt
Pá

Rozvrh na letní semestr 2011/2012:

Rozvrh není připraven

Předmět je součástí následujících studijních plánů: