Struktury počítačových systémů
Kód | Zakončení | Kredity | Rozsah | Jazyk výuky |
---|---|---|---|---|
A0B35SPS | Z,ZK | 6 | 3+2L | česky |
- Přednášející:
- Richard Šusta (gar.)
- Cvičící:
- Richard Šusta (gar.), Jan Bílek, Martin Hlinovský, Ondřej Šantin, František Vacek
- Předmět zajišťuje:
- katedra řídicí techniky
- Anotace:
-
Předmět je úvodem do oblasti základních hardwarových struktur
výpočetních prostředků, jejich návrhu a architektury. Podává přehled o
technických prostředcích klasických
počítačů i specializovaných
prostředků pro digitální a logické řízení.
Stránky předmětu: https://moodle.dce.fel.cvut.cz/course/view.php?id=5
- Požadavky:
-
Základní znalosti Booleovy algebry a logických obvodů. Logika a grafy.
Stránky předmětu: http://ui15.felk.cvut.cz/moodle/
- Osnova přednášek:
-
1. Syntéza kombinačních logických obvodů. Hazardy v logických
obvodech.
2. Základy HDL jazyků pro návrh obvodů výpočetní techniky.
3. Minimalizace logických funkcí z dané sady logických
bloků. Kombinační obvody používané ve výpočetní technice:
multiplexory, demultiplexory, dekodéry, komparátory, sčítačky,
obvody zrychleného přenosu. Jejich popisy v HDL jazyce.
4. Programovatelné logické obvody PLD, GAL, iPLSI, XILINX. Úvod do
jejich popisu v HDL jazyce.
5. Systém řízený událostmi a konečný automat jako jeho matematický
model. Návrh a minimalizace synchronního a asynchronního automatu.
6. Sekvenční logické systémy. Syntéza asynchronních sekvenčních
logických obvodů jako kombinačních log. obvodů se zpětnou
vazbou. RS obvody. Struktura základních synchronních klopných
obvodů JK a D.
7. Syntéza sekvenčních logických obvodů řízených hodinovým signálem a
obvody používané v počítačích: Binární a dekadické čítače, Grayovy
čítače, posuvné registry, řadiče přerušení. Příklady zápisů v HDL
jazyce.
8. Od automatů k procesorům. Pevný a programovatelný
řadič. Mikroprogramový automat. Mikroprocesor. Instrukční
cykly. Klasická architektura počítače: CPU, sběrnice, paměť. von
Neumannova, harvardská a modifikovaná harvardská architektura.
9. Struktura CPU, datové a adresní registry, čítač instrukcí, ukazatel
zásobníku, typy instrukcí, adresní módy při lineárním adresování.
10. Strojový kód obecného procesoru. Základní instrukce.
11. Struktury a hierarchie pamětí: Cache jako asociativní paměť,
operační paměť, sekundární paměti (disky), fragmentace
paměti. Spolehlivost paměti.
12. Přerušení a výjimky. Zdroje přerušení, vnější (I/O) přerušení,
přerušovací vektory, přerušení od časovače, přerušení generovaná
CPU a řadičem paměťové sběrnice.
13. Problematika různé šíře adres generovaných CPU (logických adres) a
fyzických adres paměti. Mapování, stránkování, segmentace. Ochrana
paměti. DMA přenosy.
14. Odlišnosti průmyslových programovatelných automatů (PLC) od
klasických počítačů: PLC, jejich struktura, vlastnosti a metody
programování.
- Osnova cvičení:
-
1. Úvod, bezpečnost v laboratoři, organizace.
2. Minimalizace map, ukázka návrhu v HDL jazyce.
3. Dokončení návrhu HDL.
4. Příklady na použití HDL jazyka a programování PLD obvodů.
5. Samostatná práce - Řešení čítače s nepravidelnou posloupností.
6. Samostatná práce - Řešení kódového zámku.
7. Kontrolní test.
8. Metody návrhů řadičů a jejich popis v HDL jazyce.
9. Samostatná práce - Řešení jednoduchého automatu I.
10. Samostatná práce - Řešení jednoduchého automatu II.
11. Samostatná práce - Řešení řadiče I.
12. Samostatná práce - Řešení řadiče II.
13. Samostatná práce - Řešení řadiče III.
14. Zápočty. Náhradní testy.
- Cíle studia:
-
Úvod do struktury výpočetní techniky a základy konstrukce jednoduchých periférií počítačů.
- Studijní materiály:
-
1. John Y. Hsu: Computer Logic, Springer 2002, ISBN: 0387953043
2. Volnei A. Pedroni: Digital Electronics and Design with VHDL, MORGAN KAUFMANN 2008, ISBN: 0123742706
3. Enoch O. Hwang: Digital Logic and Microprocessor Design with VHDL, Thomson 2006, ISBN: 0-534-46593-5
4. Hachtel, G. D., Somenzi, F., Logic Synthesis and Verification Algorithms, Kluwer Academic. 1996.
5. DeMicheli G., Synthesis and Optimization of Digital Circuits, McGraw-Hill, 1994.
- Poznámka:
-
Rozsah výuky v kombinované formě studia: 21p+6l
Stránky předmětu: http://support.dce.felk.cvut.cz/e-kurzy/course/view.php?id=43 .
- Rozvrh na zimní semestr 2011/2012:
-
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po Út St Čt Pá - Rozvrh na letní semestr 2011/2012:
- Rozvrh není připraven
- Předmět je součástí následujících studijních plánů:
-
- Kybernetika a robotika - Robotika (povinný předmět programu)
- Kybernetika a robotika - Senzory a přístrojová technika (povinný předmět programu)
- Kybernetika a robotika - Systémy a řízení (povinný předmět programu)
- Otevřená informatika - Počítačové systémy (povinný předmět programu)
- Otevřená informatika - Informatika a počítačové vědy (povinný předmět programu)
- Otevřená informatika - Softwarové systémy (povinný předmět programu)
- Kybernetika a robotika - před rozřazením do oborů (povinný předmět programu)
- Otevřená informatika - před rozřazením do oborů (povinný předmět programu)