Návrh integrovaných systémů

Přednášející:

Jiří Jakovenko (gar.)

Cvičící:

Jiří Jakovenko (gar.), Vlastimil Kotě, Vladimír Molata, Jan Novák

Předmět zajišťuje:

katedra mikroelektroniky

Anotace:

Úloha návrháře integrovaných systémů, úrovně abstrakce návrhu - Y diagram. Definování specifikací studie proveditelnosti, kriteria výběru vhodné technologie. Metodologie modelování a simulace integrovaných systémů. Porovnání vlastností - plně zákaznický návrh, hradlová pole, standardní buňy, programovatelné obvody; aspekty návrhu vysokofrekvenčních integrovaných obvodů. Jazyky HDL, HDL-A, logická a fyzická syntéza systému. Frond End a Back End návrh. Problematika rozmístění (floorplaning), časové analýzy, návrh testů a verifikace integrovaných systémů.

Požadavky:

https://moodle.kme.fel.cvut.cz/moodle/login/index.php?lang=cs

Osnova přednášek:

1.Úloha a význam návrháře analogových a digitálních integrovaných systémů; metodologie návrhu IO (top down, bottom up), úrovně abstrakce návrhu - Y diagram.

2.Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní buňy, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu.

3.Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kriteria výběru vhodné technologie.

4.CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF systémů, mobilních systémů s nízkou spotřebou.

5.Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu „zdola nahoru“, makrobloky.

6.Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD; funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A.

7.Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, architektury; technologie, simulátor Spectre RF.

8.Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky.

9.Návrh „Frond End“ - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování behaviorálních stimulů.

10.Návrh „Back End“ - Výběr technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS)

11.Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace průchodnosti propojení, verifikace.

12.Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy

13.Testování, návrh testů, verifikace návrhu.

14.Finalizonání návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi.

Osnova cvičení:

1.Návrhový systém CADENCE (PC Lab)

2.Popis knihoven technologií CMOS, (PC Lab)

3.Ukázka postupu smíšeného návrhu, význam hierarchického členění, abstrakce bloků. (PC Lab)

4.Ukázka postupu smíšeného návrhu, simulace, definování rozhraní, simulátor Spectre AMS. (PC Lab)

5.Ukázka postupu smíšeného návrhu, simulace v rozích. (PC Lab)

6.Analogový layout, extrakce parazitik, kontrola návrhových pravidel. (PC Lab)

7.Digitální layout (Back end), umístění bloků, propojení, časové analýzy. (PC Lab)

8.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)

9.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)

10.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)

11.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)

12.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)

13.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)

14.Prezentace semestrálního projektu, zápočet (PC Lab)

Cíle studia:

Studijní materiály:

Michael Smith: Application-Specific Integrated Circuits, Addison-Wesley, 1998

P. Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, 2000

E. Sinencio, A. Andreou: Low-Voltage/Low-Power Integrated Circuits and Systems, John Wiley and Sons, 1998 Mark Zwolinski : Digital System Design and VHDL , Prentice-Hall, 2000

Poznámka:

Rozsah výuky v kombinované formě studia: 14p+6c

Rozvrh na zimní semestr 2011/2012:

Rozvrh není připraven

Rozvrh na letní semestr 2011/2012:

	06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út	místnost T2:C3-s143 Novák J. Molata V. 09:15–10:45 (přednášková par. 1 paralelka 101) Dejvice POČ. UČEBNAmístnost T2:C3-s143 Novák J. 11:00–12:30 (přednášková par. 1 paralelka 102) Dejvice POČ. UČEBNA
St	místnost T2:B2-s141k Jakovenko J. 09:15–10:45 (přednášková par. 1) Dejvice Cvičebna
Čt
Pá

Předmět je součástí následujících studijních plánů:

• Komunikace, multimedia a elektronika - Elektronika (povinný předmět oboru)