Logo ČVUT
Loading...
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2011/2012

Návrh vestavných systémů

Předmět není vypsán Nerozvrhuje se
Kód Zakončení Kredity Rozsah Jazyk výuky
AD4B77NVS Z,ZK 6 14+6L česky
Přednášející:
Cvičící:
Předmět zajišťuje:
katedra kybernetiky
Anotace:

Předmět je orientován na HW návrh vestavěných systémů s orientací na

32-bitové (příp. i 8-bitové) mikrořadiče (microcontroller)a signálové

procesory. Jsou prezentovány procesory a mikrořadiče z hlediska návrhu

obvodu, dále potřebné podpůrné logické obvody a jejich

spolupráce. Pozornost je věnována návrhu z hlediska správného časování

spolupracujících obvodů a zamezení kolizních stavů. Programování není

hlavním cílem, ale je na cvičeních pouze nástrojem pro prověření

funkčnosti a chování daných bloků.

Požadavky:
Osnova přednášek:

1. Bloky vestavěného mikroprocesorového systému

2. Mikrořadiče pro vestavěné systémy, rozdělení podle výkonu a oblasti

použití, periférie na čipu, sběrnice, signálové procesory pro

vestavěné aplikace

3. Mikrořadiče pro experimenty, vnitřní a vnější sběrnice, signály,

jejich časování

4. Logické obvody, vlastnosti, odběr, řády, rychlost z hlediska

spolupráce s mikroprocesorem, spolupráce rychlých logických obvodů,

vedení, odrazy, zemnění, rozvody napájení, blokování

5. Paměti RW-SRAM, FIFO, dvoubranové, DRAM, SDRAM, struktura, signály

a časování z hlediska spolupráce

6. Pevné paměti, ROM, MAASK ROM, EPROM, FLASH typu NOR, NAND, paměťové karty

7. Připojování vstupních a výstupních bran, periferních obvodů a

vnějších řadičů (USART, USB, Ethernet, CAN,..) na sběrnici,

připojování A/D a D/A převodníků

8. Připojení ovládacích prvků a dalších vstupů k mikrořadiči a

vestavěnému systému, kontaktní a kapacitní klávesnice, rotační

ovladače, dotyková obrazovka

9. Návrh jádra vestavěného systému, kontrola časování sběrnic a

spolupráce CPU, paměti a V/V obvodu na sběrnici, návrh adresových

dekodérů

10. Ovládání zobrazovacích prvků (LED, LCD), připojení řadiče grafického LCD

11. Jednotky čítačů, systémy input capture, output compare, generace

PWM, čítání událostí, ovládání výkonových výstupů

12. Bloky pro zajištění spolehlivé funkce (dohlížecí obvody), napájení

vestavěného systému, napěťové úrovně, monitorování správného

napájení, kontrola zařízení, chlazení, provoz z bateriového

napájení

13. Spolupráce více procesorů a mikrořadičů ve vestavěném systému

14. Případová studie

Osnova cvičení:

1 Úvod, programové vybavení - IDE pro ARM Cortex M3 (STM32)

2 Překlad a ladění programu

3 Čtení vstupů, připojení tlačítek a klávesnice

4 Ovládání výstupních bran, buzení LED, ovládání krokového motorku

5 Připojení a ovládání znakového LCD zobrazovače

6 Sériová komunikace, využití obvodu UART

7 Sériové rozhraní SPI, připojení vstupů, výstupů a velkokapacitní

sériové paměti Flash

8 Sériové rozhraní IIC bus, připojení paměti a monitorovacího obvodu

9 Použití čítačové jednotky, funkce „input capture“ „ output compare“,

generace PWM

10 Zadání samostatného projektu: Návrh systému pro sběr dat a

monitorování; rozbor

11 Řešení projektu - připojení klávesnice a LED + programy

12 Řešení projektu - využití A/D převodníku, připojení LCD+ programy

13 Řešení projektu - kontrola funkčnosti programu, odladění programu

14 Projekt - prezentace výsledného sytému, hodnocení

Cíle studia:
Studijní materiály:

1) Balch M: COMPLETE DIGITAL DESIGN A Comprehensive Guide to Digital Electronics and Computer System Architecture, McGRAW-HILL,2004, ISBN: 978-0071409278

2) Yiu J. The definitive Guide to the ARM Cortex- M3, Elsevier, 2007,

ISBN: 978-0-7506-8534-4

3) Sloss A.,Symes D.,Wright, Ch.: ARM System Developer's Guide,

Elesevier 2004, ISBN 1-55860-874-5

Poznámka:

Rozsah výuky v kombinované formě studia: 14p+6l

Další informace:
Pro tento předmět se rozvrh nepřipravuje
Předmět je součástí následujících studijních plánů:
Platnost dat k 9. 7. 2012
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet1206906.html