Syntéza integrovaných elektronických systémů

Přednášející:

Cvičící:

Předmět zajišťuje:

katedra mikroelektroniky

Anotace:

Seznámí se základními stavebními prvky, architekturou a návrhovými postupy komplexních integrovaných systémů. Struktura základních stavebních bloků číslicových a analogových integrovaných obvodů, metodika jejich návrhu. Způsoby popisu a syntézy integrovaného systému, využití knihoven a IP jader, řešení problematiky synchronizace, snížení odběru a eliminace parazitních jevů. Testování a spolehlivost integrovaných systémů. Cvičení jsou zaměřena na výklad jazyka VHDL a jejich využití při praktickém návrhu, syntéze a testování systému na čipu.

Požadavky:

http://www.micro.feld.cvut.cz/home/X34SIE

Dokončení vzorového a semestrálního projektu, absolvování zápočtového testu.

Osnova přednášek:

1. Integrované systémy - historický přehled. Postup návrhu a syntézy VLSI systémů, jeho domény a úrovně.

2. Popis funkce systému. Jazyky popisující hardware, základy syntaxe jazyka VHDL.

3. Jazyk VHDL - entita, architektura, datové typy a objekty, popis funkce systému v paralelní a sekvenční doméně.

4. Jazyk VHDL - způsoby přiřazení pro popis funkce hardwaru, návrh stavových automatů a modelů pro verifikaci.

5. Jazyk VHDL - hierarchie, parametrizované modely, knihovny. Popisem systémů v jazycích Verilog a SystemC.

6. Hardwarové platformy: Způsoby návrhu: full-custom, ASIC. Vnitřní architektura a knihovny buněk.

7. Programovatelné systémy: technologie, architektura a aplikace.

8. Návrh číslicových systémů, syntetizovatelné VHDL modely (paměti, PLA, sčítačky a násobičky).

9. Makrobloky, IP jádra,knihovny buněk. Behaviorální syntéza, RTL model, algoritmy a postupy.

10. Logická syntéza, metody a omezení, pipelining. Logická simulace, metody a postupy.

11. Testování a spolehlivost. Modely poruch a metody lokalizace. Návrh a analýza testů.

12. Syntéza topologie. Zásady rozmisťování funkčních bloků a datových cest, optimalizace propojení a napájení.

13. Systémy na čipu a rekonfigurovatelné systémy.

14. Testovatelnost a metody jejího zvyšování. Výrobní dokumentace, výrobní podklady.

Osnova cvičení:

1. Návrhový systém ISE: seznámení s návrhem integrovaného systému - zadání, syntéza, implementace.

2. Návrhový systém ISE: funkční, logická a časová analýza. Popis modelu číslicového systému v jazyce VHDL.

3. VHDL - popis kombinačních (budiče, kodéry a dekodéry, multiplexery) a sekvenčních (čítače) funkcí.

4. VHDL - hierarchický návrh a tvorba modelů pro verifikaci (testbench).

5. VHDL - popis stavových automatů a návrh komplexních sekvenčních systémů.

6. Popis stavových automatů v prostředí StateCad, dokončení modelového návrhu.

7. Transfer modelového návrhu do odlišné architektury, využití IP.

8. Knihovny IP jader, návrh systémů s využitím knihoven (generátorů) IP jader.

9. Floorplanning a časová simulace, návrh bloků specifických určité architektuře.

10. Zadání semestrálního projektu - návrh integrovaného systému na bázi FPGA nebo SoC. Zápočtový test.

11. Návrh integrovaného systému na bázi FPGA nebo SoC.

12. Návrh integrovaného systému na bázi FPGA nebo SoC.

13. Návrh integrovaného systému na bázi FPGA nebo SoC.

14. Prezentace semestrálních projektů, opravné testy, zápočet.

Cíle studia:

Porozumět principům a postupu návrhu integrovaných systémů a být schopen ovládat je. Být schopen navrhovat v praxi systémy na čipu na bázi FPGA.

Studijní materiály:

1. Wayne Wolf : ?Modern VLSI Design: System-on-Chip Design?, Prentice-Hall, 2002

2. Neil Weste,Kamran Eshraghian:?Principles of CMOS VLSI Design: A System Perspective?, Addison-Wesley, 2002

3. Jiří Pinker, Martin Poupa: ?Číslicové systémy a jazyk VHDL?, BEN, Praha, 2006

4. Michael J. S. Smith: ?Application-Specific Integrated Circuits?, Addison-Wesley, 2001

Poznámka:

Rozsah výuky v kombinované formě studia: 14+4

Typ cvičení: s, l, c, p

Předmět je nabízen také v anglické verzi.

Další informace:

Pro tento předmět se rozvrh nepřipravuje

Předmět je součástí následujících studijních plánů:

• Elektronika - elektronické systémy- strukturované studium (povinný předmět)
• Elektronika - aplikovaná elektronika- strukturované studium (povinný předmět)
• Elektronika - elektronika a fotonika- strukturované studium (povinný předmět)