Logo ČVUT
Loading...
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2011/2012

Jednotky počítače

Přihlášení do KOSu pro zápis předmětu Zobrazit rozvrh
Kód Zakončení Kredity Rozsah
X36JPO Z,ZK 5 2+2c
Přednášející:
Alois Pluháček
Cvičící:
Alois Pluháček, Pavel Kubalík
Předmět zajišťuje:
katedra počítačů
Anotace:

Předmět se zabývá vnitřní strukturou a organizací jednotek počítačů a procesorů a jejich interakcí s okolím. Pozornost je věnována organizaci hlavní paměti a dalších vnitřních pamětí (adresovatelných, LIFO, FIFO a CAM). Zmíněny jsou některé problémy týkající se organizace aritmetické jednotky. Je prezentována metodika návrhu řadičů. Diskutovány budou také principy komunikace procesoru s okolím a sběrnice.

Požadavky:

Požaduje se, aby studenti vyřešili seminární práci, navštěvovali povinná cvičení a složili zkoušku.

http://service.felk.cvut.cz/courses/X36JPO/

Osnova přednášek:

1.Organizace a struktura počítačů von Neumannovy koncepce

2.Dvojkové sčítačky, odčítačky a obvody pro posuv jako jádro aritmetické jednotky

3.Aritmetická jednotka jednoduchého procesoru

4.Řadiče a řídicí jednotky; mikroprogramované řadiče

5.Obvodové řadiče

6.Dvojkové násobení a dělení a jejich realizace

7.Pohyblivá řádová čárka

8.Základní principy zjišťování a opravy chyb

9.Lineární a cyklické kódy

10.Hlavní paměť - její možné organizace a komunikace s jinými jednotkami

11.Další vnitřní paměti, jejich organizace a použití - adresovatelné, LIFO, FIFO, CAM

12.V/V jednotky a jejich řízení - DMA, kanály a V/V procesory

13.Sběrnice - typy, režimy činnosti a přidělování

14.Rezerva

Osnova cvičení:

1.Číselné soustavy, převody a operace

2.Reprezentace záporných čísel

3.Jednoduchý procesor - instrukce, strojový kód, datová část

4.Jednoduchý procesor - základní cyklus a styk s okolím

5.Jednoduchý procesor - mikroprogramování

6.Jednoduchý procesor - předvedení mikroprogramu

7.Návrh klasického (obvodového) řadiče

8.Obvody pro násobení a dělení

9.Pohyblivá řádová čárka

10.Návrh komponenty procesoru na bázi FPGA

11.Návrh komponenty procesoru na bázi FPGA

12.Předvedení navržené komponenty

13.Bezpečnostní kódy

14.Rezerva a zápočet

Cíle studia:
Studijní materiály:

1.Hennesy, J.L., Patterson,D.A. Computer Architecture: A Quantitative Approach. San Francisco: Morgan Kaufmann Publishers. 1996

2.Tanenbaum,A.S. Structured Computer Organization. Upper Saddle River: Prentice-Hall. 1999

3.Stallings,W. Computer Organization and Architecture: Designing and Performance. Upper Saddle River: Prentice-Hall. 2000

4.Hamacher,V.C., Vranesic,Z.G, Zaky,S.G. Computer Organization. New York: McGraw-Hill. 1996

Poznámka:

Rozsah výuky v kombinované formě studia: 14+6

Typ cvičení: s, c

Předmět je nabízen také v anglické verzi.

Rozvrh na zimní semestr 2011/2012:
06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
St
Čt
místnost

14:30–16:00
(přednášková par. 1)
místnost

18:00–19:30
(přednášková par. 1
paralelka 102)


Rozvrh na letní semestr 2011/2012:
Rozvrh není připraven
Předmět je součástí následujících studijních plánů:
Platnost dat k 9. 7. 2012
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet11607204.html