Architektury počítačových systémů

Předmět je náhradou za:

Architektura počítačových systémů (36APS)

Přednášející:

Jiří Buček

Cvičící:

Jiří Buček

Předmět zajišťuje:

katedra počítačů

Anotace:

Základem předmětu jsou architektury jednoprocesorových počítačů na úrovni strojových instrukcí se zaměřením na proudové zpracování instrukcí a paměťovou hierarchii. Studenti se seznámí se základními pojmy architektur RISC a CISC. Druhá část předmětu je věnována vektorovým procesorům a multiprocesorovým systémům se sdílenou pamětí.

Požadavky:

Hodnocení předmětu se skládá z hodnocení práce v semestru a zkoušky.

Osnova přednášek:

1.Hodnocení výkonnosti počítačů, kvantitativní principy architektury počítačů

2.Architektury souborů instrukcí, procesory RISC a CISC

3.Proudové zpracování instrukcí, celočíselný procesor RISC

4.Pokročilé proudové zpracování instrukcí, hazardy a jejich řešení, vícetaktové instrukce

5.Superskalární a superpipelinové procesory, proudové zpracování komplexních instrukcí

6.Dynamické plánování a dynamická predikce skoku, paralelismus na úrovni instrukcí a jeho limity

7.Paměťová hierarchie - skrytá paměť (cache)

8.Paměťová hierarchie - hlavní paměť

9.Paměťová hierarchie - hardwarová podpora pro virtualizaci paměti

10.Datový paralelismus, vektorové a SIMD architektury

11.Multiprocesorové počítače se sdílenou pamětí, koherence a konzistence

12.Synchronizace procesorů v multiprocesorových počítačích se sdílenou pamětí

13.Architektura multiprocesorových počítačů s distribuovanou pamětí.

14.Perspektivy dalšího vývoje počítačových systémů

Osnova cvičení:

1.Hodnocení výkonnosti počítačů

2.Měření výkonnosti počítačů s využitím zkušebních úloh

3.Soubor instrukcí procesoru DLX a úloha překladače

4.Experimenty s celočíselným proudově pracujícím procesorem DLX

5.Experimenty s celočíselným proudově pracujícím procesorem DLX

6.Simulace proudově pracujícího procesoru DLX

7.Simulace proudově pracujícího procesoru DLX

8.Odevzdávání úloh a rezerva

9.Návrh a simulace skryté paměti

10.Výkonnostní simulace skryté paměti

11.Vektorový procesor DLXV

12.Vektorový procesor DLXV

13.Simulace MESI protokolu

14.Zápočet

Cíle studia:

Studijní materiály:

1.Hennesy, J. L., Patterson, D. A.: Computer Organization and Design : The Hardware / Software Interface, Third Edition, Morgan Kaufmann Publishers, 2004

2.Hennesy, J. L., Patterson, D. A.: Computer Architecture : A Quantitative Approach, Third Edition, San Francisco, Morgan Kaufmann Publishers, Inc., 2002

3.Dvořák,V.-Drábek,V: Architektura procesorů. Nakl. VUT v Brně, VUTIUM 1999.

http://service.felk.cvut.cz/courses/X36APS

Poznámka:

Rozsah výuky v kombinované form? studia: 14+6

Typ cvi?ení: s, c

P?edm?t je nabízen také v anglické verzi.

Prerekvizity: 36SKD, 36JPO

Rozvrh na zimní semestr 2011/2012:

	06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
St
Čt
Pá	místnost KN:E-127 Buček J. 09:15–10:45 LICHÝ TÝDEN (přednášková par. 1) Karlovo nám. Kotkova cvičebna K4

Rozvrh na letní semestr 2011/2012:

Rozvrh není připraven

Předmět je součástí následujících studijních plánů:

• Výpočetní technika- strukturované studium (povinný předmět)