Logo ČVUT
Loading...
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
STUDIJNÍ PLÁNY
2011/2012

Programovatelné obvody

Předmět není vypsán Nerozvrhuje se
Kód Zakončení Kredity Rozsah
X36POB Z,ZK 4 2+2s
Předmět je náhradou za:
Programovatelné obvody (36POB)
Přednášející:
Ondřej Novák, Neurčen (gar.)
Cvičící:
Ondřej Novák, Neurčen (gar.)
Předmět zajišťuje:
katedra počítačů
Anotace:

Programovatelné obvody činí použití zákaznických obvodů ekonomickým i v

malých sériích. Pomocí programovatelných obvodů lze realizovat cokoliv od

dekodéru až po procesor v nenáročně vybavené laboratoři. Cílem předmětu je

seznámit studenty s typy programovatelných obvodů, zákonitostmi jejich

konstrukce, zásadami volby pro danou aplikaci a metodami návrhu s využitím

CAD systémů.

Požadavky:

Úspěšná prezentace obou úloh, dokumentovaná účast při řešení.

http://service.felk.cvut.cz/courses/36POB/

Osnova přednášek:

1. Obvody SPLD

2. Technologie a obvody programování (mimo systém, v systému)

3. Návrhový systém XILINX ISE

4. Jazyk VHDL pro syntézu obvodů

5. Metodika návrhu zákaznických obvodů

6. Architektura obvodů CPLD

7. Architektura obvodů FPGA

8. Programovatelné bloky obvodů FPGA a CPLD

9. Programovatelné propojení obvodů FPGA a CPLD

10. Využití rekonfigurace pro urychlení výpočtů

11. Návrh FPGA

12. Současné a perspektivní obvody FPGA

13. Xilinx EDK

Osnova cvičení:

1. Technologie návrhu, simulace a testování běžných obvodů GAL, demonstrace technologie,l systém WinPLACE, zadání 1. projektu (návrh na PLD)

2. 1. projekt

3. Dokončení a prezentace 1. projektu

4. Návrhový systém XILINX ISE (FPGA), přípravky Digilab II a Digilab XCR

5. zadání 2. projektu (analýza implementace na FPGA)

6. 2. projekt

7. 2. projekt

8. TEST, zadání 3. projektu (návrh na FPGA)

9. 3. projekt

10. 3. projekt

11. 3. projekt

12. 3. projekt

13. Prezentace 3. projektu

14. Prezentace 3. projektu, zápočet

Cíle studia:
Studijní materiály:

1. C. Maxfield. The Design Warrior's Guide to FPGAs. Elsevier, 2004. ISBN: 0-7506-7604-3

2. Brown, S. D., Francis, R. j., Rose, J., Vranesic, Z. G.: Field-Programmable Gate Arrays, Kluwer 1992

Poznámka:

Rozsah výuky v kombinované formě studia: 14+4

Typ cvičení: l

Další informace:
Pro tento předmět se rozvrh nepřipravuje
Předmět je součástí následujících studijních plánů:
Platnost dat k 9. 7. 2012
Aktualizace výše uvedených informací naleznete na adrese http://bilakniha.cvut.cz/cs/predmet11454204.html