Architektury počítačových systémů

Přednášející:

Róbert Lórencz (gar.)

Cvičící:

Josef Hlaváč, Róbert Lórencz (gar.), Jiří Buček, Tomáš Zahradnický

Předmět zajišťuje:

katedra počítačových systémů

Anotace:

Studenti rozumějí architekturám počítačů s univerzálními procesory na úrovni strojových instrukcí s důrazem na pipelining instrukcí a paměťovou hierarchii. Získají znalosti základních konceptů RISC a CISC architektur, naučí se, jak moderní počítače pracují a jak jsou konstruovány. Naučí se technologie dnešních procesorů sloužící ke zvýšení rychlosti vykonávání programů. Získají schopnost optimalizovat jejich programy za účelem maximálního využití procesoru. Seznámí se s myšlenkami současných trendů v oblasti počítačových architektur a s tím souvisejícím dopadem na software. Studenti rovněž porozumí architekturám vektorových procesorů a jejich využitím v dnešních mikroprocesorech. Porozumí také principům a architekturám víceprocesorových systémů se sdílenou pamětí a problematice paměťové konzistence u těchto systémů.

Požadavky:

Znalost základů kombinačních a sekvenčních logických obvodů. Znalost fungování počítače na úrovni strojových instrukcí, programování v jazyce strojových instrukcí. Programování v jazyce C, funkce překladače z vyššího programovacího jazyka.

Osnova přednášek:

1. Hodnocení výkonnosti počítačů, kvantitativní principy architektury počítačů.

2. Architektury souborů instrukcí, procesory RISC a CISC.

3. Proudové zpracování instrukcí, celočíselný procesor RISC.

4. Pokročilé proudové zpracování instrukcí, hazardy a jejich řešení, vícetaktové instrukce.

5. Superskalární a superpipelinové procesory, proudové zpracování komplexních instrukcí.

6. Dynamické plánování a dynamická predikce skoku, paralelismus na úrovni instrukcí a jeho limity.

7. [3] Paměťová hierarchie - skrytá paměť (cache), hlavní paměť, hardwarová podpora pro virtualizaci paměti.

8. Datový paralelismus, vektorové a SIMD architektury.

9. Multiprocesorové počítače se sdílenou pamětí, koherence a konzistence.

10. Synchronizace procesorů v multiprocesorových počítačích se sdílenou pamětí.

11. Architektura multiprocesorových počítačů s distribuovanou pamětí.

12. Perspektivy dalšího vývoje počítačových systémů.

Osnova cvičení:

1. Hodnocení výkonnosti počítačů.

2. Měření výkonnosti počítačů s využitím zkušebních úloh.

3. Soubor instrukcí procesoru DLX a úloha překladače.

4. [2] Experimenty s celočíselným proudově pracujícím procesorem DLX.

5. [2] Simulace proudově pracujícího procesoru DLX.

6. Odevzdávání úloh a rezerva.

7. Návrh a simulace skryté paměti.

8. Výkonnostní simulace skryté paměti.

9. [2] Vektorový procesor DLXV.

10. Simulace MESI protokolu.

Cíle studia:

Cílem předmětu je seznámit studenty s principy fungování a konstruování současných počítačů. Těžiště předmětu jsou techniky řízení zpracování instrukcí na úrovni mikroarchitektury a architektura paměťové hierarchie . Předmět pokrývá techniky, které používají současné procesory k zvýšení rychlosti provádění programů a způsoby optimalizace. Předmět se zabývá i trendy, které lze očekávat v oblasti technického vybavení počítačů a jejich programování.

Studijní materiály:

1. Dvořák, V., Drábek, V. Architektura procesorů. Brno: Vutium, 1999. ISBN 80-214-1458-8.

Poznámka:

Rozsah=prednasky+proseminare+cviceni:2p+2c

Rozvrh na zimní semestr 2011/2012:

	06:00–08:0008:00–10:0010:00–12:0012:00–14:0014:00–16:0016:00–18:0018:00–20:0020:00–22:0022:00–24:00
Po
Út
St
Čt	místnost T9:345 Zahradnický T. 11:00–12:30 (přednášková par. 1 paralelka 104) Dejvice NBFIT HW ucebnamístnost T9:345 Zahradnický T. 12:45–14:15 (přednášková par. 1 paralelka 105) Dejvice NBFIT HW ucebnamístnost T9:345 Zahradnický T. 14:30–16:00 (přednášková par. 1 paralelka 106) Dejvice NBFIT HW ucebna
Pá	místnost T9:107 Lórencz R. 09:15–10:45 (přednášková par. 1) Dejvice Posluchárnamístnost T9:345 Hlaváč J. 11:00–12:30 (přednášková par. 1 paralelka 101) Dejvice NBFIT HW ucebnamístnost T9:345 Hlaváč J. 12:45–14:15 (přednášková par. 1 paralelka 102) Dejvice NBFIT HW ucebnamístnost T9:345 Hlaváč J. 14:30–16:00 (přednášková par. 1 paralelka 103) Dejvice NBFIT HW ucebna

Rozvrh na letní semestr 2011/2012:

Rozvrh není připraven

Předmět je součástí následujících studijních plánů:

• Teoretická informatika - verze pro ty, kteří se zapsali v roce 2009 a 2010 (povinný předmět oboru)
• Počítačové inženýrství - verze pro ty, kteří se zapsali v roce 2009 a 2010 (povinný předmět oboru)
• Informační systémy a management - verze pro ty, kteří se zapsali v roce 2009 a 2010 (VO)
• Informační technologie - verze pro ty, kteří se zapsali v roce 2009 a 2010 (povinný předmět oboru)
• Informatika, plán pro fázi studia bez oboru - verze pro ty, kteří se zapsali v roce 2009 a 2010 (VO)
• Informatika, plán pro fázi studia bez oboru - verze pro ty, kteří se zapsali v roce 2011 a 2012 (VO)
• Informační systémy a management - verze pro ty, kteří se zapsali v roce 2011 a 2012 (VO)
• Informační technologie - verze pro ty, kteří se zapsali v roce 2011 a 2012 (povinný předmět oboru)
• Počítačové inženýrství - verze pro ty, kteří se zapsali v roce 2011 a 2012 (povinný předmět oboru)
• Teoretická informatika - verze pro ty, kteří se zapsali v roce 2011 a 2012 (povinný předmět oboru)