Programovatelné součástky

Přednášející:

Cvičící:

Předmět zajišťuje:

katedra mikroelektroniky

Anotace:

Programovatelné součástky (PLD): základní principy, typy, vnitřní architektura a technologické realizace. Obvody SPLD (PAL, GAL, PLA), CPLD a programovatelná hradlová pole (FPGA): architektura vnitřních elementů, propojovací sítě a rozhraní, vlastnosti, návrhové systémy, způsoby konfigurace a rekonfigurace. Konfigurovatelné systému na čipu. Návrh PLD v jazyce VHSIC HDL (VHDL), syntéza, testování a mapování do cílové architektury. Praktický návrh číslicových systémů na bázi CPLD a FPGA s pomocí návrhového systému Xilinx ISE.

Požadavky:

Osnova přednášek:

1. Programovatelné součástky (PLD) v kontextu ASIC. Historie a vývojové trendy.

2. Základní vlastnosti a vnitřní architektura PLD. Návrh PLD: postup a prostředky.

3. Jazyky HDL (ABEL, VERILOG, VHDL). VHDL - signály, entita a architektura).

4. VHDL - bloky kombinačních funkcí (budiče, kodéry a dekodéry, multiplexery, apod.)

5. VHDL - návrh synchronních sekvenční bloků, hierarchie.

6. Programovatelná propojovací síť - bipolární, antifuse, EPROM, E2PROM,.FLASH a CMOS. Obvody SPLD (PAL a GAL).

7. Architektura vnitřních elementů a typy propojovací sítě obvodů CPLD a FPGA.

8. Rozhraní obvodů CPLD a FPGA, způsoby konfigurace a testování (isp a JTAG).

9. Struktury a vlastnosti obvodů CPLD (Lattice, Xilinx, Altera).

10. Struktury a vlastnosti programovatelných hradlových polí ( Xilinx, Altera, Actel).

11. Zásady návrhu číslicových systémů na bázi CPLD a FPGA, testovatelnost.

12. Návrh s využitím sdílení intelektuálního vlastnictví (IP), softwarová IP jádra.

13. Konfigurovatelné systémy na čipu (CSoC) - ARM a Triscend.

14. Programovatelné analogové integrované obvody a programovatelná propojovací pole.

Osnova cvičení:

1. Úvod, ukázka ručního návrh číslicového systému na bázi obvodu PAL.

2. Postup návrhu integrovaného systému na bázi PLD s využitím CAD - návrhový systém ISE: zadání funkce, logická syntéza, test, mapování v cílové architektuře.

3. Syntéza jednoduchých kombinačních obvodů v jazyce VHDL.

4. Syntéza jednoduchých kombinačních obvodů v jazyce VHDL, simulace.

5. Syntéza jednoduchých sekvenčních obvodů v jazyce VHDL

6. VHDL - hierarchický návrh, implementace v CPLD Xilinx CoolRunner.

7. Semestrální projekt I. - návrh číslicového systému na bázi obvodu CPLD.

8. Semestrální projekt I. - návrh číslicového systému na bázi obvodu CPLD.

9. Zadání semestrálního projektu II, rozdělení do týmů, využití softwarových maker.

10. Semestrální projekt II. - návrh číslicového systému na bázi CPLD/FPGA.

11. Semestrální projekt II. - návrh číslicového systému na bázi CPLD/FPGA.

12. Semestrální projekt II. - návrh číslicového systému na bázi CPLD/FPGA.

13. Semestrální projekt II. - návrh číslicového systému na bázi CPLD/FPGA.

14. Prezentace projektů, zápočet.

Cíle studia:

Studijní materiály:

[1] Hazdra, P. a kol. : Návrh zákaznických integrovaných obvodů. Skripta ČVUT, Praha 1994

[2] Líška, M., Šulo, V., Strelec, J.: Programovatelná logická pole. Grada, Praha 1993

[3] Chan, P.K., Mourad, S.: Digital design using FPGA. Prentice Hall, 1994

Poznámka:

Rozsah výuky v kombinované formě studia: 14+4

Typ cvičení: l, c, p

Další informace:

Pro tento předmět se rozvrh nepřipravuje

Předmět je součástí následujících studijních plánů:

• Biomedicínské inženýrství - inženýrský blok (volitelný předmět odborný)
• Biomedicínské inženýrství - inženýrský blok (volitelný předmět odborný)