Praktika návrhu integrovaných obvodů

Přednášející:

Cvičící:

Předmět zajišťuje:

katedra mikroelektroniky

Anotace:

Přednášky budou soustředěny do prvních čtyř týdnů semestru; budou věnovány metodice návrhu IO, prostředkům CAD, popisu dostupných knihoven a návrhových pravidel. Metodika návrhu layoutu, rozmístění prvků, extrakce parazitních kapacit, postlayout, simulace. Cvičení budou mít charakter projektu. Skupiny studentů budou navrhovat IO s použitím profesionálních prostředků CAD (CADENCE, SYNOPSYS).

Požadavky:

Osnova přednášek:

1. Metodologie návrhu IO, návrhový systém CADENCE

2. Popis technologie, ve které bude prováděn návrh, popis prvků

3. Modely základních prvků, knihovny buněk, návrhová pravidla

4. Jazyk VHDL

Osnova cvičení:

1. - 13. Studentský projekt: návrh integrovaného obvodu

14. Zápočet

Cíle studia:

Studijní materiály:

[1] Allen, P.E., Holberg, D.: CMOS Anolog Circuit Design. HRW, 1987

[2] Pucknell, D., Eshraghian, K.: Basic VLSI Design. Prentice Hall, 1988

[3] Weste, N., Eshraghian, K.: Principles of CMOS VLSI Design. Add.-Wesley, 1992

Poznámka:

Rozsah výuky v kombinované formě studia: 7+6

Typ cvičení: c, p

Další informace:

Pro tento předmět se rozvrh nepřipravuje

Předmět je součástí následujících studijních plánů:

• Elektronika-inženýrský blok (povinně volitelný předmět)
• Elektronika-inženýrský blok (povinně volitelný předmět)