Návrh zakázkových integrovaných obvodů

Předmět je náhradou za:

Návrh integrovaných obvodů (X34NIO)

Přednášející:

Cvičící:

Předmět zajišťuje:

katedra mikroelektroniky

Anotace:

Význam a ekonomické aspecty IO. Návrh základních analogových integrovaných bloků: proudové zrcadlo, diferenciální stupeň, napěťový a proudový referenční zdroj, základní typy zesilovačů. Metodika návrhu: hradlová pole, standardní buňky a funkční bloky. Zakázkový návrh. Hierarchický návrh: behaviorální popis, logický a elektrický návrh, simulace, návrh topografie, verifikace. Prostředky CAD pro návrh IO: HDL, simulátory, editory topografie, syntéza IO, silikonové kompilátory. Testování IO.

Požadavky:

Osnova přednášek:

1. Zvyšování hustoty integrace, spolehlivost IO

2. Proces a metodiky návrhu IO

3. Zakázkový návrh IO, optimalizace prvků a bloků IO

4. Syntéza topografie, parametrizované buňky, symbolický návrh

5. Zásady rozmisťování funkčních bloků, napájení a ztráty v IO

6. Návrh analogových IO, základní stavební bloky AIO

7. Návrh AIO, smíšené analogově číslicové obvody

8. Zásady návrhu čipu, problematika přeslechů a rušení, parazitní jevy v AIO

9. Standardní buňky a funkční bloky, architektura čipu, knihovny

10. Hradlová pole, vnitřní architektura, návrh, knihovny buněk

11. Prostředky automatizovaného návrhu, silikonové kompilátory

12. Verifikace návrhu IO, příprava dat pro výrobu masek

13. Testování a spolehlivost IO, testery

14. Testování, metody lokalizace poruch, analýza testů

Osnova cvičení:

1. Návrhový systém CADENCE

2. Knihovny technologií CMOS

3. Simulace analogových IO

4. Parametry logických hradel

5. Simulace číslicových IO

6. Simulace analogově číslicových IO

7. Návrhová pravidla

8. Návrh topologie IO

9. Architektura čipu

10. Rozmísťování a propojování bloků

11. Napájení a ztráty na čipu

12. Integrita a interference signálů na čipu

13. Verifikace a testování IO

14. Zápočet

Cíle studia:

Studijní materiály:

[1] Adamčík, I.: Struktury a technologie mikroelektroniky. Skripta ČVUT, Praha 1992

[2] Pucknell, D., Eshraghian, K.: Basic VLSI Design. Prentice Hall, 1988

[3] Weste, N., Eshraghian, K.: Principles of CMOS VLSI Design. Add.-Wesley, 1992

Poznámka:

Rozsah výuky v kombinované formě studia: 14+4

Typ cvičení: c, p

Další informace:

Pro tento předmět se rozvrh nepřipravuje

Předmět je součástí následujících studijních plánů:

• Elektronika-inženýrský blok (povinně volitelný předmět)
• Elektronika-inženýrský blok (povinně volitelný předmět)